電路板電源管理的要求
在圖1所示的線卡中，有四個主要的集成電路和一些粘合邏輯。每個集成電路都需要多個電源，并有定序的要求。這塊電路板有14個電源電壓，需要進行監(jiān)測、定序、微調和裕度調整。此外，電路板的設計還需要將任何意想不到的電源故障記錄在非易失性存儲器中。
最初設計電路板的電源管理算法時，設計人員通常只考慮器件相關的時序。這是因為電路板設計人員不知道不同電壓的電源定序的相互依存關系。在一般情況下，在調試過程中要確定電源定序，可編程定序解決方案應該能夠適應原來的定序算法的以下變化：
- 開啟每個電壓或一組電壓之間的時間延遲
- 重新定序- 例如如果原來設計的序列為1，2，4，5，3，那么新的順序應該能夠定序為2，3，5，1，4
- 關閉電源的定序－以相反的順序關閉電源（這是必要的，以盡量減少損壞集成電路）
- 最大限度地減少集成電路（需要多個電壓）部分被供電的情況，這取決于給定器件的電源故障。例如，如果電源3有故障，那么要立即關閉電源4，然后關閉電源1和2。如果電源1有故障，那么按順序關閉電源2，3，4。
- 生成電源良好的指示，使各種器件開始工作。例如，CPU需要電源良好的信號，不僅內核電壓是好的，而且DDR存儲器電壓，PLL和IO電壓都是好的。
- 能夠監(jiān)測數(shù)字信號來完成定序。例如，在給DDR電源上電之前，等待數(shù)據(jù)包處理ASIC的PLL鎖定。
- 通過數(shù)字控制信號（或邏輯組合）根據(jù)需要啟動電源關閉，例如，前面板關機信號。
圖1 - 通信線路卡的主要集成電路和電源的要求
所有的電源都打開之后，電路板開始正常工作，電源管理部分應開始監(jiān)測電源的故障。當任何一個電源出現(xiàn)故障，然后根據(jù)發(fā)生故障的電源，CPU應該中斷或復位以防止閃存損壞。電源管理算法的監(jiān)測部分應該具有以下特點：
- 以1％或更好的精度確定任何按裝在電路板上的電源的故障，以盡量減少虛假的故障指示，最大限度地減少由于監(jiān)控器的精度限制而錯過了電源故障。此故障指示可用于產(chǎn)生中斷復位到CPU。
- 由于電源管理電路和裝在電路板上的電源之間存在地電壓差，使用差分信號檢測較低的電源電壓（1.5V或以下），以盡量減少錯誤。
- 在100毫秒內報告故障，最大限度地減少由于故障電源引起的數(shù)據(jù)和/或指令的持續(xù)時間。
- 將故障與監(jiān)控信號相聯(lián)系。例如，如果電源1，2，3或4有故障，就激活復位信號。但是，如果電源12有故障，只中斷CPU，以防止傳輸錯誤的數(shù)據(jù)。
[page]
故障記錄功能應該記錄整個電路板斷電的主要原因。通常在一塊電路板上的初始故障會引發(fā)連鎖反應。例如，如果電源1有故障，電路板關機功能開始根據(jù)編程的電源關閉順序關閉其余的電源。如果故障記錄電路對電源故障的反應速度足夠快，捕獲的情況將顯示電源1有故障，以及其余的電源工作正常。但如果故障記錄電路的響應時間緩慢，它會記錄電源2，3和4都有故障。這樣的故障情況是沒用的。故障記錄電路應具有以下特點：
- 準確找到任何電源故障（<1％的誤差），以增加捕獲的故障情況的可靠性
- 在100微秒內啟動故障記錄過程，盡量減少原始故障對捕獲情況的后續(xù)影響。
電源管理實現(xiàn)示例
一個實現(xiàn)復雜的電源管理的常用方法（圖2）是使用DC-DC轉換器的電源良好信號，以監(jiān)測這個電源，并使用CPLD來實現(xiàn)定序算法（控制DC-DC轉換器的使能信號）。CPLD也產(chǎn)生監(jiān)測信號，如電源就緒/故障電壓中斷和復位信號。
圖2：使用電源良好信號對比電源管理監(jiān)測實際電源電壓
優(yōu)點：
- 滿足所有的定序要求
- 電源的數(shù)量可擴展
- 電源上電或電源關閉的定序算法的大小/復雜性沒有限制
- 定序算法可以與電源定序之間的監(jiān)控信號（電源良好/故障電壓指示）交錯
- 由任意數(shù)量的數(shù)字輸入控制定序和監(jiān)測算法
- 在現(xiàn)場系統(tǒng)可以更新定序算法而不中斷電路板的工作
缺點：
- 有效的“電源良好”信號并不意味著電源工作在集成電路正常工作的范圍內。大多數(shù)DC-DC轉換器的電源良好信號有8％至20％的監(jiān)測誤差。但是大多數(shù)集成電路的電源容差是在3至5％之間。例如，1.2V電壓的實際電壓（核電壓）可以低于額定值的10％（1.08V），但DC-DC轉換器電源良好信號可以指明電源是好的，CPLD可能未激活其復位信號。因此，CPU可能會掛起，并重寫閃存的一個部分（閃存訛誤）。DC-DC轉換器的電源良好信號不應該被用來作為電源電壓故障指示，產(chǎn)生監(jiān)控信號，諸如“復位”或“低電壓中斷”。
- 即使電源電壓處于運行容差之前，通常一些集成電路是能夠工作的，。因此，定序算法等待一個額外的時間，使該集成電路板可靠地啟動。
- 增加軟件的調試時間- 由于精度差的CPU的電源良好信號和存儲器電源，會發(fā)生閃存訛誤的情況。很難區(qū)分是軟件錯誤，還是由于故障電源引起的意想不到的程序執(zhí)行情況。因為沒有辦法確定硬件的電源故障，在歸咎于故障電路板之前，軟件工程師浪費了時間，責怪由于閃存訛誤產(chǎn)生了軟件錯誤。這可能會導致產(chǎn)品發(fā)布時間的延遲。
[page]
用Platform Manager實現(xiàn)分布式檢測和集中控制
圖3展示了遠程傳感和實施集中控制。這種架構類似圖2所示的電路方案。由于比較器和ADC的整合，這種方案需要的元件數(shù)量最少。此解決方案使用了一片萊迪思的Platform Manager和兩片萊迪思的Power Manager集成電路，實現(xiàn)了多達36個電壓的電源管理。
萊迪思的Platform Manager器件集成了對12個電源電壓的監(jiān)測，一個48宏單元的CPLD和一個640 LUT的FPGA。Power Manager器件可用于檢測和控制多達12個負載電源。整個電源管理算法在Platform Manager內的FPGA部分實現(xiàn)。Platform Manager還支持電源的微調和裕度調整。
圖3使用Platform Manager的分布式電壓檢測和集中控制
優(yōu)點：
- 完全靈活的定序支持多達36個電壓，因為在FPGA內實現(xiàn)中央電源管理。對每個電源故障情況的時間調整或定序響應沒有限制。
- 可靠無折衷的產(chǎn)生靈活的監(jiān)控信號，因為電壓監(jiān)測精度為0.7％。此外，因為Platform Manager 和Power Manger器件支持差分電壓檢測，精度不會因為電路板任何部分之間的接地電壓差而受到影響。
因為所有電源故障狀態(tài)都被發(fā)送到FPGA，對任何故障的算法響應用100微秒的時間，能夠立即產(chǎn)生監(jiān)控信號。這樣的速度，再加上很高的監(jiān)測精度，最大限度地減少了閃存訛誤的機會。
- 電路板上任何電源故障或其他任何故障可以在100微秒內記錄到非易失性存儲器。這將確保故障捕獲情況中包含了主要故障。
- 電源管理算法可以使用HDL代碼實現(xiàn)或使用簡化的算法開發(fā)工具，稱為LogiBuilder來實現(xiàn)?？梢詫υ摮绦虺浞诌M行模擬，對算法可以進行微調：最大限度地減少電路板由于錯誤而重新返工的風險。
電源管理算法可以在系統(tǒng)內更新，而不中斷電路板的工作。該器件還存儲了一個“golden image”，所以如果在系統(tǒng)更新被中斷，電路板的電源被重新啟動，該電路板使用這個golden image重新工作。
Platform Manager 和the Power Manager之間的通信很簡單，萊迪思提供了參考設計。用戶只需添加此參考設計到實際的電路板的電源管理算法。該參考設計提供自動管理所有器件之間的通信，而不干預主要電源的管理算法
總結
要求CPLD對電路板上超過12個電壓實現(xiàn)電源管理功能，如定序，復位產(chǎn)生等功能。這些設計取決于電路板上按裝的DC-DC轉換器產(chǎn)生的電源良好信號，用以監(jiān)控這些電壓。然而，精度差的這些電源良好信號會導致電路板功能的可靠性大大降低。增加電路板的可靠性可以通過用精確的比較器替代這些電源良好信號，監(jiān)控DC-DC轉換器的實際輸出電壓。
本文闡述了一個可擴展、在系統(tǒng)可升級，星型拓撲結構的電源管理架構，能夠滿足在一塊復雜的電路板上超過12個電壓的電源管理要求。通過使用萊迪思的Platform Manager 和Power Manager器件，提高了電路板功能的可靠性，能夠準確的監(jiān)控DC-DC轉換器的輸出電壓（使用片上精密比較器），而無需折衷FPGA內的電源管理算法。
