【導(dǎo)讀】電網(wǎng)通過輸電和配電網(wǎng)絡(luò)從發(fā)電機向用戶提供電能。在美國，由于儲能成本高昂并且設(shè)計和運營經(jīng)驗有限，利用電力儲存來支持和優(yōu)化輸配電一直受到限制。然而，最近儲能和電力技術(shù)的改進(jìn)，加上市場環(huán)境的變化，預(yù)示著電力儲存領(lǐng)域的機遇將不斷擴大的時代即將到來。
采用全碳化硅的逆變器將徹底改變電力傳輸、可再生能源和儲能的集成方式
電網(wǎng)通過輸電和配電網(wǎng)絡(luò)從發(fā)電機向用戶提供電能。在美國，由于儲能成本高昂并且設(shè)計和運營經(jīng)驗有限，利用電力儲存來支持和優(yōu)化輸配電一直受到限制。然而，最近儲能和電力技術(shù)的改進(jìn)，加上市場環(huán)境的變化，預(yù)示著電力儲存領(lǐng)域的機遇將不斷擴大的時代即將到來。
圖1展示了電力生產(chǎn)和輸配電基礎(chǔ)設(shè)施的未來愿景，將與電網(wǎng)相連的儲能視為更可靠、更經(jīng)濟有效的模型的關(guān)鍵要素。儲能通過補償電氣異常和干擾，例如電壓的變化（如短期尖峰或波動、長期涌升或下降）、電力輸送的主頻變化、低功率因數(shù)（電壓和電流過度不合相位）、諧波（主頻以外的電流或電壓存在）以及服務(wù)中斷，提高了輸配電性能。
圖1：未來的電力輸配網(wǎng)中，與電網(wǎng)相連接的能量儲存元件至關(guān)重要
將儲能與公共事業(yè)相結(jié)合，可以讓用戶在低需求期購買廉價電能，并在價格本應(yīng)較高時供應(yīng)該能源，從而降低成本。儲能也可以用來替代新增發(fā)電能力。在許多地區(qū)，輸電容量未能跟上峰值需求的增長，導(dǎo)致輸電系統(tǒng)擁擠，從而增加了輸電接入費用，并采取擁擠費用或“位置邊際定價”的方式。
儲能越來越多地用于平衡風(fēng)能和太陽能等可再生能源的間歇性電力供應(yīng)。
碳化硅驅(qū)動儲能變革
采用全碳化硅（all-SiC）的逆變器將徹底改變電力傳輸、可再生能源整合和能源儲存。人們已經(jīng)意識到，基于傳統(tǒng)硅的半導(dǎo)體具有固有的局限性，使其不適用于大規(guī)模公用事業(yè)應(yīng)用。然而，通過采用碳化硅，電力電子應(yīng)用包括靜態(tài)轉(zhuǎn)換開關(guān)、動態(tài)電壓恢復(fù)器、靜態(tài)無功補償器、高壓直流輸電和靈活交流傳輸系統(tǒng)都變得經(jīng)濟可行。采用碳化硅，中壓（MV）逆變器制造商可以在100千瓦到1兆瓦范圍內(nèi)實現(xiàn)> 97.8％的效率，從而使更緊湊的逆變器能夠在住宅和工業(yè)領(lǐng)域的大規(guī)模應(yīng)用中部署。
將儲能系統(tǒng)（BESS）與中壓電網(wǎng)集成
一個電池儲能系統(tǒng)（BESS）通過使用隔離拓?fù)洌ㄈ珉p有源電橋 (DAB) 和有源前端轉(zhuǎn)換器）集成到中壓電網(wǎng)（2.3 kV、4.16 kV 或 13.8 kV）。
與兩電平拓?fù)湎啾龋娖剑ㄖ行渣c鉗位）拓?fù)浼冉档土藶V波器要求，也降低了碳化硅 MOSFET 上的電壓應(yīng)力。根據(jù)電網(wǎng)電壓的不同，可以采用碳化硅 3.3 kV MOSFET二極管器件的串聯(lián)連接，如圖2所示。還可以考慮其他拓?fù)溥M(jìn)行分析。低壓（LV）端采用1,200 V的碳化硅器件。在DAB中，中壓變壓器（LV到MV轉(zhuǎn)換）的運行頻率可以在10 kHz到20 kHz之間。根據(jù)功率需求，可以使用單相或三相系統(tǒng)。
圖2：將電池儲能系統(tǒng)與中壓電網(wǎng)相連的系統(tǒng)拓?fù)?/p>
中壓的碳化硅 MOSFET的快速開關(guān)切換瞬態(tài)可能導(dǎo)致dV/dt高達(dá)100 kV/μs，這要求門極驅(qū)動電路具有非常低的絕緣電容。電力傳輸階段的設(shè)計目標(biāo)是高絕緣要求、低耦合電容和優(yōu)化的門極驅(qū)動器占用空間。一般而言，中壓應(yīng)用需要對器件進(jìn)行串聯(lián)以實現(xiàn)冗余和高工作電壓。中壓碳化硅器件的串聯(lián)連接需要門極驅(qū)動器能夠同時切換所有器件。串聯(lián)連接的器件在開啟時的延遲可能導(dǎo)致電壓不匹配，從而引發(fā)過電壓或不正確的電壓分配問題。
使用3.3 kV中壓碳化硅MOSFET代替串聯(lián)低壓（1,200 V或1,700 V）MOSFET或IGBT具有巨大的優(yōu)勢，包括更簡單的門極驅(qū)動、用單個中壓器件替代多個低壓晶體管和整流管可以減少相關(guān)的寄生電感、有著較低的導(dǎo)通損耗和更高的效率。因此，功率轉(zhuǎn)換器的整體尺寸、重量和冷卻要求可以顯著減少。
在一個4.16 kV的模塊化多電平變流器中，對3.3 kV/400A 納微半導(dǎo)體的碳化硅MOSFET、3.3 kV/400A 硅IGBT和由第三方提供的兩個1.7 kV/325A 碳化硅MOSFET串聯(lián)連接進(jìn)行的電路效率和最大結(jié)溫測試中，顯示了3.3 kV碳化硅MOSFET在中壓應(yīng)用中的顯著優(yōu)點。總的來說，3.3 kV碳化硅 MOSFET減小了半導(dǎo)體損耗，并且有更小的安裝半導(dǎo)體芯片面積，提高了系統(tǒng)的功率密度（包括散熱器和風(fēng)扇的體積）。
單片集成了MPS二極管的3.3 kV碳化硅MOSFET
通過將混合式的PiN Schottky（MPS）二極管單片集成到MOSFET中，可以進(jìn)一步提高效率和可靠性。無需外部連接二極管即可實現(xiàn)低導(dǎo)通和開關(guān)損耗的續(xù)流二極管操作，同時減少與外部二極管連接相關(guān)的寄生電感。此外，這也繞過了D-MOSFET結(jié)構(gòu)內(nèi)置的P-well/N-漂移層形成的體二極管，其操作可能導(dǎo)致D-MOSFET的N-漂移層中不可避免存在的基面位錯出現(xiàn)故障。
圖3：三相I-V特性曲線，左側(cè)是測量得到的3.3 kV、40 m?的獨立碳化硅MOSFET，右側(cè)是集成了單片MPS二極管的SiC MOSFET
其優(yōu)點包括更高效的雙向性能、溫度無關(guān)的開關(guān)特性、低開關(guān)和導(dǎo)通損耗、降低散熱要求、卓越的長期可靠性、易于并聯(lián)和更低的成本。
圖4：具有單片集成肖特基整流器的3.3 kV碳化硅 MOSFET的剖面器件示意圖
納微半導(dǎo)體的3.3 kV 分立碳化硅MOSFET和單片集成 MPS 二極管的碳化硅MOSFET通常具有3,600-3,900V的擊穿電壓范圍，遠(yuǎn)高于數(shù)據(jù)表中的數(shù)值。在集成單片二極管時，由于在高電場下肖特基勢壘降低，觀察到稍高的漏極漏電流。圖 5 表明，在測試中，納微半導(dǎo)體的單片集成二極管的碳化硅MOSFET 其擊穿電壓在3.5-3.7 kV 范圍內(nèi)，額定3.3 kV 擊穿電壓時漏電流約為50 μA（或0.3 mA/cm2），其 RDS(on) 約為80 mΩ（測量值）。
圖5：在單片集成MPS二極管的3.3kV碳化硅MOSFET上測量的第三象限擊穿特性
使用非鉗位感性開關(guān)（UIS）測量來研究具有集成 MPS 二極管的3,300-V 碳化硅MOSFET 的雪崩魯棒性。在峰值漏極電流為30 A 的條件下，漏極電流/電壓波形如圖 6 所示。在測試期間，漏極電壓上升到最高達(dá)4,200 V，并從 UIS 測量中提取出最大雪崩承受時間（tAV）為35 μs，單脈沖雪崩能量（EAS）為2.6 J（或7.6 J/cm2）。相比之下，對具有相同負(fù)載電感的3,300-V 分立碳化硅MOSFET 進(jìn)行的測試得到的 EAS 為4.8 J。
圖6：在單片集成MPS二極管的3.3kV碳化硅MOSFET上執(zhí)行的UIS測量所得的漏極電流和漏極電壓波形
短路魯棒性
納微半導(dǎo)體碳化硅MOSFETs的短路魯棒性是將具有和不具有單片集成MPS二極管的3.3 kV分立碳化硅MOSFETs在1,200 V的直流電源上進(jìn)行評估。采用20 V / -5 V的門極驅(qū)動方案，并將器件安裝在25°C的散熱底板上。在短路脈沖期間，漏極電流增加到最高值525 A，測得短路耐受時間為4.5 μs（圖7）。
圖7：在1,200V直流電源下對具有單片集成MPS二極管的3,300V碳化硅MOSFET進(jìn)行短路測試得到的漏極電流波形
總結(jié)
在逆變器中應(yīng)用碳化硅將加速能量存儲技術(shù)的采用，并使其成為未來電網(wǎng)的關(guān)鍵元素。通過采用隔離拓?fù)鋵ESS集成到中壓電網(wǎng)中，使用3.3 kV的單個碳化硅MOSFET相比相同耐壓的硅IGBT或串聯(lián)的兩個1,700 V 碳化硅MOSFET，能夠?qū)崿F(xiàn)更高的系統(tǒng)效率、更低的工作溫度和更小的芯片尺寸。
納微半導(dǎo)體的3.3 kV單體集成MPS二極管的碳化硅MOSFETs實現(xiàn)了遠(yuǎn)超3.3 kV的擊穿電壓，并展現(xiàn)了平穩(wěn)的開關(guān)性能，同時完全激活了單體MPS二極管性能。這顯著降低了第三象限工作中的功率損耗，并通過減輕雙極退化來提升器件的可靠性。UIS測試顯示了強大的雪崩能力和4.5微秒的短路耐受時間。
來源：Power Electronics News
作者：Ranbir Singh 和 Siddarth Sundaresan
免責(zé)聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題，請聯(lián)系小編進(jìn)行處理。
推薦閱讀：
默克執(zhí)行副總裁圖達(dá)明：全球顯示行業(yè)有望在年底迎來復(fù)蘇
