以單片機(jī)和 FPGA構(gòu)成的最小系統(tǒng)為控制核心，由寬帶放大模塊，比較整形模塊，頻率、相位差測(cè)量模塊等模塊構(gòu)成。在FPGA內(nèi)采用等精度測(cè)頻法測(cè)出頻率和周期，可實(shí)現(xiàn)對(duì)有效值為0.005V~5V，頻率范圍1Hz~35MHz 信號(hào)的頻率、周期的測(cè)量。用計(jì)數(shù)法測(cè)出相位差，可實(shí)現(xiàn)對(duì)有效值0.5V~5V，頻率10Hz~100KHz 信號(hào)的相位差測(cè)量。系統(tǒng)功能由按鍵控制，可對(duì)測(cè)量結(jié)果實(shí)時(shí)顯示，人機(jī)交互界面友好，達(dá)到了較好的性能指標(biāo)。

　　

在進(jìn)入模擬開(kāi)關(guān)之前，需要進(jìn)行峰值檢波，通過(guò)測(cè)得的信號(hào)的幅值確定模擬開(kāi)關(guān)的通道。峰值檢波電路是由二極管電路和電壓跟隨器組成，其工作原理為：當(dāng)輸入電壓正半周通過(guò)時(shí)，檢波管D2導(dǎo)通，對(duì)電容C1充電，直到到達(dá)其峰值。三極管的基極由單片機(jī)控制，產(chǎn)生10us 的高電平使電容放電，以減少前一頻率測(cè)量對(duì)后一頻率測(cè)量的影響，提高幅值測(cè)量精度。其中D1處于常導(dǎo)通狀態(tài)，用以補(bǔ)償D2 上造成的壓降。電容C1 的取值需根據(jù)被測(cè)信號(hào)的頻率合適的選取，此電路中的二極管使用高頻二極管，可大大提高測(cè)量范圍的頻率上限。其電路圖如圖2.2 所示。

　　

為了檢測(cè)有效值0.005V~ 5V的信號(hào)（即Vp_p 為0.014V~14V）的頻率，而高頻比較器TL3116能檢測(cè)到的輸入信號(hào)的最小幅度Vp_p=0.8V，因此需要對(duì)信號(hào)進(jìn)行程控放大。當(dāng)測(cè)得的信號(hào)峰峰值Vp_p小于0.1V 時(shí)，設(shè)定放大倍數(shù)為120，當(dāng)0.1V～1V 時(shí)設(shè)定放大倍數(shù)為10，當(dāng)Vp_p大于1V時(shí)，設(shè)定放大倍數(shù)為1。以MAX309為模擬開(kāi)關(guān)，用OPA637接成一級(jí)同相放大器進(jìn)行10倍增益放大。用兩級(jí)OPA637級(jí)聯(lián)進(jìn)行120倍放大。其原理圖如圖上。

　　

在測(cè)頻、測(cè)周部分，由于我們沒(méi)有帶寬由1Hz 到35MHz 的比較器，所以采用分段處理的方法實(shí)現(xiàn)整個(gè)頻帶的測(cè)量，高頻部分用TI公司的TL3116實(shí)現(xiàn)，低頻部分采用LM311。為抑制干擾引起的誤翻轉(zhuǎn)，我們采取了帶正反饋的滯回比較電路的形式。

在反相輸入方式時(shí)，其正向閾值電壓，對(duì)應(yīng)比較后信號(hào)的下降沿。負(fù)向閾值電平為0V，對(duì)應(yīng)于比較后信號(hào)的上升沿。故輸出信號(hào)的上升沿仍屬過(guò)零比較。測(cè)相的兩路信號(hào)經(jīng)過(guò)整形，要使產(chǎn)生的額外相差最小，必須保證兩路通道參數(shù)的一致性，選用TI 公司的雙路比較器TLC372。

 

本系統(tǒng)采用數(shù)字方法在FPGA 內(nèi)部進(jìn)行頻率和相位差的測(cè)量。其電路圖如圖2.6 所示。其中fx_h 和fx_l 分別為高頻信號(hào)和低頻信號(hào)輸入端。CH1 和CH2分別為兩路相位信號(hào)如數(shù)端。