【導讀】本文以基于TDK電機控制IC HVC 4223F的步進電機執(zhí)行器為例，概述了硬件和軟件環(huán)境中用于降低功率耗散和改善IC熱耗散的措施，并通過各種測試系列和設置審查措施的有效性。
本文以基于TDK電機控制IC HVC 4223F的步進電機執(zhí)行器為例，概述了硬件和軟件環(huán)境中用于降低功率耗散和改善IC熱耗散的措施，并通過各種測試系列和設置審查措施的有效性。
功率耗散和溫度耗散是嵌入式電機控制應用中一直存在的挑戰(zhàn)。汽車執(zhí)行器的增長以及對減少二氧化碳排放和重量的追求，推動著該領域的集成度和性能密度不斷提高。降低功率耗散和提高散熱的目標必須通過結合眾多適當的措施來實現。
在下文中，以基于TDK的高度集成的電機控制IC HVC 4223F的步進電機執(zhí)行器為例，概述了硬件和軟件環(huán)境中用于降低功率耗散和改善IC熱耗散的措施，并通過各種測試系列和設置審查措施的有效性。
示例：步進電機執(zhí)行器
以基于HVC 4xyzF SDB-I v4.1電路板的步進電機執(zhí)行器為例進行檢驗。所使用的電路板是緊湊的評估電路板，其結構和尺寸與現實生活中的應用十分接近。所采用的HVC 4223F微控制器是高度集成的電機控制IC，作為單芯片解決方案適用于兩相雙極步進電機、上至三相的無刷直流電機 （BLDC） 和有刷式電機 （BDC）。電機控制器中集成了所有必要的功能，例如電壓調節(jié)器、振蕩器、監(jiān)視器、閃存驅動器、EEPROM存儲器、ADC、相電流控制和電機驅動器。這使得只有一個IC的緊湊和智能執(zhí)行器設計成為可能，參見 REF _Ref30780585 h * MERGEFORMAT VALUE 圖 1 。
圖1 : 步進電機執(zhí)行器框圖
運行執(zhí)行器的要求：
環(huán)境溫度–40°C≤ TA ≤ 85°C
工作電壓 8V ≤ VBAT ≤ 16V
相電流 IPhase_rms = 250mA
熱預算
可能的最高環(huán)境溫度（TA）是根據IC的預期功率耗散（PV_IC）、IC勢壘層和環(huán)境之間的熱阻（RthJA）以及允許的最大芯片勢壘層溫度（TJ）計算得出的。此處應最先考慮電路板上IC的環(huán)境，即不存在外殼。最壞的情況下所應用的最大值：
IC中轉換的總功率耗散由電機驅動器（PMotorDriver）的功率耗散以及IC的CPU和外圍模塊 （PDDP）的功率耗散組成。
電機驅動器損耗由相電流（IPhase_rms）和集成半橋的輸出電阻計算得出。對于兩個電機相中的每一相，必須考慮高側（RDS(ON)hs）和低側晶體管（RDS（ON）ls）的電阻。數據顯示，在開關速度和三個PWM調制晶體管的標準設置，20 kHz PWM頻率之下的開關損耗增加13%。因此，開關損耗近似為Psw = 1/2 × U × I × (tr+tf) x fPWM。為了簡化問題，不考慮空轉損耗。同時考慮到最壞情況下，電機連續(xù)運行，即有效相電流連續(xù)流動。電機驅動器損耗由此計算如下：
CPU和外設的損耗由IC的電流消耗（IDDP）和給定的工作電壓（VBAT）決定。為了簡化，可能存在的任何極性保護下的電壓降都被忽略，這代表了額外的安全裕度。
基于以下數據表參數，可計算功率耗散：
TJ max. = 150°C （最高勢壘層溫度）
IDDP max. = 35mA （無電機驅動器的最大電流消耗）
RDS(ON)hs max.= 2.8? （電機驅動器高側的最大導通電阻）
RDS(ON)hs max.= 2.8? （電機驅動器低側的最大導通電阻）
熱模型
執(zhí)行器的簡化熱模型如圖2所示。這僅限于主要熱阻，足以考慮穩(wěn)態(tài)情況。
圖2 : 簡化的熱模型
起始點是類似于HVC 4xyzF SDB-I v4.1的電路板，具有以下規(guī)格：
基材：FR4
厚度：1.6 mm
直徑：40 mm
層數：兩個信號層
銅層：35 µm
熱通孔陣列：3 x 3
裸露焊盤（ePad）下方背面的銅表面：約0.75 cm²
此電路板最大 RthJA max約為32 K/W。因此，可能的電路板最大環(huán)境溫度會導致：
通常，外殼內的電路板和電機是緊密放置的。因此，為了計算外殼內的溫度，還必須考慮電機的功率耗散。以熱阻為11 K/W的塑料外殼為例。為簡單起見，電機損耗（PMotor）僅通過銅損來描述（銅損占電機耗散的大部分）。此處，假設電機相位的歐姆電阻為RPhase = 12?。此時功率耗散為PMotor = 2 x IPhase_rms² × RPhase = 1.5。此時外殼中的總功率耗散（Ptot）：
因此，執(zhí)行器外殼上的溫度梯度確定為：
如果將此溫度梯度添加到所要求的執(zhí)行器最高環(huán)境溫度（85°C），則結果是內部外殼溫度為116.4°C。
先前計算出的電路板最高環(huán)境溫度（107.4°C）（不含電機和外殼）與現已確定的外殼內部溫度（116.4°C）之間存在9K的差距。必須采取適當措施來彌補差距。
按需運行
減少功率耗散的最好方法是杜絕其發(fā)生。按這種方法，所使用的外圍模塊應該只在真正需要時才處于激活狀態(tài)。
識別消耗者
目前，HVC 4223F中最大的消耗者是（典型值）：
ADC（模數轉換器） 8mA
BEMFC（BEMF-比較器） 1.3mA
EPWM（增強型脈寬調制） 1.1mA
電機運行時，無法禁用BEMFC和EPWM。通常還必須在駐留時間內產生保持轉矩，因此電機始終處于運行狀態(tài)。 相比之下，ADC不是永久需要的，而是僅在特定的定期時間需要。由于ADC也是最大的消耗者，因此基于需求的運行可以顯著節(jié)能。
在步進電機應用中，ADC通常用于測量反電動勢，以識別過載和與之相關的步進損耗。如果假設步進速度為每秒1000步，則ADC必須每秒激活1000次。
由于Von 1µs 的轉換時間很短，即使每個事件使用8個連續(xù)轉換，也可以獲得0.02的脈沖控制因子Ton/Tperiod。由此，ADC的平均電流消耗為
因此模塊的電流消耗可降低7.84mA。功率耗散相應降低7.84mA × 16V = 125.4mW。
降低CPU時鐘速度
通常，嵌入式執(zhí)行器中的軟件是由事件控制的，即動作由中斷觸發(fā)。大部分時間CPU都參與后臺任務并等待新事件。事件可以是內部事件（如定時器中斷）或外部事件（如過壓/欠壓中斷）。
按需調速
HVC 4223F可以動態(tài)地更改CPU時鐘速度。對于非時間關鍵性的后臺任務，可通過降低時鐘速度來減少電流消耗。一旦出現中斷，µC就可以獨立切換到最大時鐘速度，并且能夠以最大速度處理中斷服務程序。在中斷服務程序結束時，軟件切換回較低的時鐘速度。
假如CPU在中斷服務例程上平均花費的時間份額為40%，這意味著CPU有60%的時間可以以較慢的時鐘速度工作，從而降低電流消耗。一個很好的折衷方案是為后臺任務選擇5MHz的CPU時鐘速度。速度為最大時鐘速度的四分之一時，可節(jié)省38%的電流，請參見 REF _Ref30777124 h * MERGEFORMAT VALUE 圖 3 。因此，總電流消耗（不含電機驅動器）降低了60% × 38% = 13.68%。
圖 3 ：HVC 4223F的電流消耗，標準化為20 MHz。
HVC 4223F的典型電流消耗（所有外設模塊關閉且fSYS = fCPU = 20 MHz）約為15mA。如此可節(jié)省15 mA × 13.68% = 2.052 mA。 功率耗散相應降低2.052mA × 16V = 32.83 mW?
減少開關損耗
電機驅動器中的開關損耗主要由電壓、電流和開關時間引起。電壓和電流均由外部需求決定，因而只能改變開關時間。HVC 4223F可分三個階段設置開關速度。最高設置與標準設置相比，切換時間可減少一半以上。特別情況下必須檢查對電磁兼容性的影響。
假設電機驅動器中開關損耗占比從13%減少到5%。后續(xù)結果為：
功率耗散相應降低58 mW。
優(yōu)化電路板
帶裸露焊盤的QFN外殼結構（見 REF _Ref31728978 h * MERGEFORMAT VALUE 圖 4 ）的散熱主要發(fā)生在垂直方向。因此，將芯片下方的熱量通過電路板傳導到背面是絕對必要的。背面盡可能大的銅表面用于水平分布和散熱。
熱通孔
理想情況下，使用盡可能多的通孔（層間連接），讓熱量更快地通過導熱性差的板材料（例如，FR4 0.3W/m*K與銅380W/m*K相比）傳輸到背面。一種具有成本效益的選擇是簡單的層間連接，但是在0.2毫米到0.3毫米的小直徑的情況下，仍有焊料流出的風險。為避免焊料流出，建議使用樹脂填充通孔并覆銅。這是BGA封裝中使用的焊盤中通孔的最新技術。
圖 4：帶裸露焊盤（ePad）的QFN40外殼。
圖 5：2×2通孔的標準化Rth。
合適的通孔數量為4×4或5×5。任何進一步的增加只會導致熱阻的小幅降低，參見圖 5。
在符合機械穩(wěn)定性要求的前提下，可進一步減小電路板的厚度。垂直方向的熱阻與電路板厚度成正比。
銅表面
也可以通過最大化連接到裸露焊盤的接地平面來改善散熱。通過布局優(yōu)化，約0.75cm²的初始銅表面可倍增至約1.5cm²。熱阻降低了2K/W。
與上述雙層電路板達到32K/W的熱阻相比，通過將銅表面背面倍增至1.5cm²并修改熱通孔為3×3到5×5陣列，可獲得26K/W的熱阻RthJA。
如果成本不是首要考慮因素，可通過將裸露焊盤連接到額外的內層接地層，熱阻可顯著降低到20K/W以下。 將外層的銅層加倍至70µm則成本較低，但效果較差。最終，該電路板上可以實現1到2 K/W的降低。應在早期階段考慮此選項。與額外的接地層相比，較厚的銅層也會影響信號層的布局。最終，最小的電路板走線寬度和距離增加一倍。
結果
通過優(yōu)化軟件，IC的功率耗散可降低216.2mW。電路板上的優(yōu)化措施可將熱阻（RthJA）降低6K/W。允許的電路板最高環(huán)境溫度的新計算結果為：
通過簡單且具有成本效益的措施，與初始的電路板最高環(huán)境溫度106.7°C相比，可實現13.7K的改進。
外殼溫度梯度的功率耗散降低，新計算結果為：
與初始溫度梯度31.38K相比，相應降低了2.38K。加上所要求的執(zhí)行器最高環(huán)境溫度（85°C），現在內部外殼溫度為114°C。
總共可以實現16.08K的降低。9K差距已彌補，示例中計算的HVC 4223F的最高環(huán)境溫度（TA max.）現在可以保持為約6.4K。
結論
TDK的嵌入式電機控制器HVC 4223F易于使用且可智能地降低功率耗散。通過對軟件和電路板進行經濟有效的改進，可以顯著改善應用的熱預算。
通過增加層數、銅層的厚度以及減少電路板本身的厚度，可以對電路板進行額外的改進。對于溫度要求較高的應用，可以考慮采用鋁芯電路板以及通過金屬外殼散熱。
具有高內存需求的應用也可以借助于引腳和軟件兼容的衍生HVC 4420F。除了RAM和Flash雙倍存儲容量外，該IC還提供了內存保護單元（MPU），為實時操作系統(tǒng)的使用做出了讓步。
此外，針對高溫應用優(yōu)化的HVC 4223F版本未來將在最大勢壘層溫度和功率耗散降低方面具有更多優(yōu)勢。
（來源：TDK，作者：Hans Spirk，TDK-Micronas部門的應用工程師。）
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請電話或者郵箱聯(lián)系小編進行侵刪。
