你的位置:首頁 > 互連技術(shù) > 正文

“環(huán)抱”晶體管與“三明治”布線

發(fā)布時(shí)間:2024-09-16 責(zé)任編輯:lina

【導(dǎo)讀】今天,我們將介紹英特爾的兩項(xiàng)突破性技術(shù):RibbonFET全環(huán)繞柵極晶體管和PowerVia背面供電技術(shù)。這兩項(xiàng)技術(shù)首次成功集成于Intel 20A制程節(jié)點(diǎn),也將用于Intel 18A。


在半導(dǎo)體制程技術(shù)的前沿,英特爾正穩(wěn)步推進(jìn)其“四年五個制程節(jié)點(diǎn)”計(jì)劃,加速實(shí)現(xiàn)在2025年推出尖端的制程節(jié)點(diǎn)Intel 18A。


今天,我們將介紹英特爾的兩項(xiàng)突破性技術(shù):RibbonFET全環(huán)繞柵極晶體管和PowerVia背面供電技術(shù)。這兩項(xiàng)技術(shù)首次成功集成于Intel 20A制程節(jié)點(diǎn),也將用于Intel 18A。


RibbonFET:柵極“環(huán)抱”晶體管


通過RibbonFET晶體管,英特爾實(shí)現(xiàn)了全環(huán)繞柵極(GAA)架構(gòu)。在晶體管中,柵極扮演著關(guān)鍵的開關(guān)角色,控制著電流的流動。RibbonFET使得柵極能夠全面環(huán)繞帶狀的晶體管溝道,這一創(chuàng)新帶來了三大優(yōu)勢:


節(jié)約空間


晶體管溝道的垂直堆疊,相較于傳統(tǒng)的水平堆疊,大幅減少了空間占用,有助于晶體管的進(jìn)一步微縮;


“環(huán)抱”晶體管與“三明治”布線

RibbonFET晶體管與FinFET晶體管(鰭式場效應(yīng)晶體管)的對比示意圖


RibbonFET晶體管與FinFET晶體管(鰭式場效應(yīng)晶體管)的對比示意圖


性能提升


柵極的全面環(huán)繞增強(qiáng)了對電流的控制,無論在何種電壓下,都能提供更強(qiáng)的驅(qū)動電流,讓晶體管開關(guān)的速度更快,從而提升晶體管性能;


靈活設(shè)計(jì)


晶體管溝道可以根據(jù)不同的應(yīng)用需求進(jìn)行寬度調(diào)整,為芯片設(shè)計(jì)帶來了更高的靈活性。


PowerVia:從“披薩”到“三明治”的轉(zhuǎn)變


PowerVia背面供電技術(shù)改變了芯片布線的邏輯。


傳統(tǒng)上,計(jì)算機(jī)芯片的制造過程類似于制作“披薩”,自下而上,先制造晶體管,再構(gòu)建線路層,同時(shí)用于互連和供電。然而,隨著晶體管尺寸的不斷縮小,線路層變得越來越“擁擠”,復(fù)雜的布線成為了性能提升的瓶頸。


英特爾通過PowerVia實(shí)現(xiàn)了電源線與互連線的分離。首先制造晶體管,然后添加互連層,最后將晶圓翻轉(zhuǎn)并打磨,以便在晶體管的底層接上電源線。形象地說,這一過程讓芯片制造更像是制作“三明治”。


“環(huán)抱”晶體管與“三明治”布線
PowerVia革新了晶體管的布線方式


背面供電技術(shù)讓晶體管的供電路徑變得更加直接,有效改善了供電,減少了信號串?dāng)_,降低了功耗。測試顯示,PowerVia能夠?qū)⑵脚_電壓降低優(yōu)化30%。


同時(shí),這種新的供電方式還讓芯片內(nèi)部的空間得到了更高效的利用,使得芯片設(shè)計(jì)公司能夠在不犧牲資源的前提下提高晶體管密度,顯著提升性能。測試結(jié)果表明,采用PowerVia技術(shù)可以實(shí)現(xiàn)6%的頻率增益和超過90%的標(biāo)準(zhǔn)單元利用率。


Intel 20A和Intel 18A的技術(shù)演進(jìn)


半導(dǎo)體技術(shù)的創(chuàng)新是一個不斷迭代的過程。在Intel 20A制程節(jié)點(diǎn)上,英特爾首次成功集成了RibbonFET和PowerVia這兩項(xiàng)突破性技術(shù)?;贗ntel 20A的技術(shù)實(shí)踐,這兩項(xiàng)技術(shù)將被應(yīng)用于采用Intel 18A制程節(jié)點(diǎn)的首批產(chǎn)品:AI PC客戶端處理器Panther Lake和服務(wù)器處理器Clearwater Forest。目前,新產(chǎn)品的樣片已經(jīng)出廠、上電并成功啟動操作系統(tǒng),預(yù)計(jì)將在2025年實(shí)現(xiàn)量產(chǎn)。


“環(huán)抱”晶體管與“三明治”布線

Intel 18A晶圓


此外,這兩項(xiàng)技術(shù)也將通過Intel 18A向英特爾代工(Intel Foundry)的客戶提供。Intel 18A的缺陷密度已達(dá)到D0級別,小于0.40,顯示出其在晶圓廠中的生產(chǎn)狀況良好,良率表現(xiàn)優(yōu)秀。今年7月,英特爾還發(fā)布了Intel 18A制程設(shè)計(jì)套件(PDK)的1.0版本,得到了生態(tài)系統(tǒng)的積極響應(yīng)。

本文轉(zhuǎn)載自:英特爾資訊


免責(zé)聲明:本文為轉(zhuǎn)載文章,轉(zhuǎn)載此文目的在于傳遞更多信息,版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題,請聯(lián)系小編進(jìn)行處理。


推薦閱讀:

電源效率測試

復(fù)雜的RF PCB焊接該如何確保恰到好處?

MEMS 麥克風(fēng)中 PDM 和 I2S 數(shù)字輸出接口的比較和選擇

實(shí)現(xiàn)更準(zhǔn)確圖像深度和細(xì)節(jié)的這項(xiàng)“黑科技”,值得了解!

基于大數(shù)據(jù)與深度學(xué)習(xí)的穿戴式運(yùn)動心率算法

特別推薦
技術(shù)文章更多>>
技術(shù)白皮書下載更多>>
熱門搜索
?

關(guān)閉

?

關(guān)閉