圖1：降壓同步開關穩(wěn)壓器原理圖。

 

DC/DC開關電源因其高效率而廣泛應用于現(xiàn)代許多電子系統(tǒng)中。例如，同時擁有一個高側FET和低側FET的降壓同步開關穩(wěn)壓器，如圖1所示。這兩個FET會根據控制器設置的占空比進行開關操作，旨在達到理想的輸出電壓。降壓穩(wěn)壓器的占空比方程式如下：

 

1．占空比(高側FET,上管)=Vout/(Vin*效率)

 

2．占空比(低側FET，下管)=1–DC(高側FET)

 

FET可能會集成到與控制器一樣的同一塊芯片中，從而實現(xiàn)一種最為簡單的解決方案。但是，為了提供高電流能力及（或）達到更高效率，F(xiàn)ET需要始終為控制器的外部元件。這樣便可以實現(xiàn)最大散熱能力，因為它讓FET物理隔離于控制器，并且擁有最大的FET選擇靈活性。它的缺點是FET選擇過程更加復雜，原因是要考慮的因素有很多。

 

一個常見問題是“為什么不讓這種10A FET也用于我的10A設計呢？”答案是這種10A額定電流并非適用于所有設計。

 

選擇FET時需要考慮的因素包括額定電壓、環(huán)境溫度、開關頻率、控制器驅動能力和散熱組件面積。關鍵問題是，如果功耗過高且散熱不足，則FET可能會過熱起火。我們可以利用封裝/散熱組件ThetaJA或者熱敏電阻、FET功耗和環(huán)境溫度估算某個FET的結溫，具體方法如下：

 

3．Tj=ThetaJA*FET功耗（PdissFET）+環(huán)境溫度（Tambient）

 

它要求計算FET的功耗。這種功耗可以分成兩個主要部分：AC和DC損耗。這些損耗可以通過下列方程式計算得到：

 

4．AC損耗:AC功耗（PswAC）=½*Vds*Ids*(trise+tfall)/Tsw

其中，Vds為高側FET的輸入電壓，Ids為負載電流，trise和tfall為FET的升時間和降時間，而Tsw為控制器的開關時間（1/開關頻率）。

 

5．DC損耗:PswDC=RdsOn*Iout*Iout*占空比

 

其中，RdsOn為FET的導通電阻，而Iout為降壓拓撲的負載電流。

 

其他損耗形成的原因還包括輸出寄生電容、門損耗，以及低側FET空載時間期間導電帶來的體二極管損耗，但在本文中我們將主要討論AC和DC損耗。

 

開關電壓和電流均為非零時，AC開關損耗出現(xiàn)在開關導通和關斷之間的過渡期間。圖2中高亮部分顯示了這種情況。根據方程式4），降低這種損耗的一種方法是縮短開關的升時間和降時間。通過選擇一個更低柵極電荷的FET，可以達到這個目標。另一個因數(shù)是開關頻率。開關頻率越高，圖3所示升降過渡區(qū)域所花費的開關時間百分比就越大。因此，更高頻率就意味著更大的AC開關損耗。所以，降低AC損耗的另一種方法便是降低開關頻率，但這要求更大且通常也更昂貴的電感來確保峰值開關電流不超出規(guī)范。

 

圖2：AC損耗圖。

 

圖3：開關頻率對AC損耗的影響。

 

開關處在導通狀態(tài)下出現(xiàn)DC損耗，其原因是FET的導通電阻。這是一種十分簡單的I2R損耗形成機制，如圖4所示。但是，導通電阻會隨FET結溫而變化，這便使得這種情況更加復雜。所以，使用方程式3）、4）和5）準確計算導通電阻時，就必須使用迭代方法，并要考慮到FET的溫升。降低DC損耗最簡單的一種方法是選擇一個低導通電阻的FET。另外，DC損耗大小同F(xiàn)ET的百分比導通時間成正比例關系，其為高側FET控制器占空比加上1減去低側FET占空比，如前所述。由圖5我們可以知道，更長的導通時間就意味著更大的DC開關損耗，因此，可以通過減小導通時間/FET占空比來降低DC損耗。例如，如果使用了一個中間DC電壓軌，并且可以修改輸入電壓的情況下，設計人員或許就可以修改占空比。

 

圖4：DC損耗圖。

 

圖5：占空比對DC損耗的影響。

 

盡管選擇一個低柵極電荷和低導通電阻的FET是一種簡單的解決方案，但是需要在這兩種參數(shù)之間做一些折中和平衡。低柵極電荷通常意味著更小的柵極面積/更少的并聯(lián)晶體管，以及由此帶來的高導通電阻。另一方面，使用更大/更多并聯(lián)晶體管一般會導致低導通電阻，從而產生更多的柵極電荷。這意味著，F(xiàn)ET選擇必須平衡這兩種相互沖突的規(guī)范。另外，還必須考慮成本因素。

 

低占空比設計意味著高輸入電壓，對這些設計而言，高側FET大多時候均為關斷，因此DC損耗較低。但是，高FET電壓帶來高AC損耗，所以可以選擇低柵極電荷的FET，即使導通電阻較高。低側FET大多數(shù)時候均為導通狀態(tài)，但是AC損耗卻最小。這是因為，導通/關斷期間低側FET的電壓因FET體二極管而非常地低。因此，需要選擇一個低導通電阻的FET，并且柵極電荷可以很高。圖7顯示了上述情況。

 

圖6：低占空比設計的高側和低側FET功耗。

 

如果我們降低輸入電壓，則我們可以得到一個高占空比設計，其高側FET大多數(shù)時候均為導通狀態(tài)，如圖7所示。這種情況下，DC損耗較高，要求低導通電阻。根據不同的輸入電壓，AC損耗可能并不像低側FET時那樣重要，但還是沒有低側FET那樣低。因此，仍然要求適當?shù)牡蜄艠O電荷。這要求在低導通電阻和低柵極電荷之間做出妥協(xié)。就低側FET而言，導通時間最短，且AC損耗較低，因此我們可以按照價格或者體積而非導通電阻和柵極電荷原則，選擇正確的FET。

 

圖7：高占空比設計的高側和低側FET功耗。

 

假設一個負載點(POL)穩(wěn)壓器時我們可以規(guī)定某個中間電壓軌的額定輸入電壓，那么最佳解決方案是什么呢，是高輸入電壓/低占空比，還是低輸入電壓/高占空比呢？使用不同輸入電壓對占空比進行調制，同時查看FET功耗情況。

 

圖8中，高側FET反應曲線圖表明，占空比從25%增至40%時AC損耗明顯降低，而DC損耗卻線性增加。因此，35%左右的占空比，應為選擇電容和導通電阻平衡FET的理想值。不斷降低輸入電壓并提高占空比，可以得到最低的AC損耗和最高的DC損耗，就此而言，我們可以使用一個低導通電阻的FET，并折中選擇高柵極電荷。如低側FET圖9所示，控制器占空比由低升高時DC損耗線性降低（低側FET導通時間更短），高控制器占空比時損耗最小。整個電路板的AC損耗都很低，因此任何情況下都應選擇使用低導通電阻的FET。

 

圖8：高側FET損耗與占空比的關系。

 

圖9：低側FET損耗與控制器占空比的關系。請注意：低側FET占空比為1-控制器占空比，因此低側FET導通時間隨控制器占空比增加而縮短。

 

圖10顯示了我們將高側和低側損耗組合到一起時總效率的變化情況。我們可以看到，這種情況下，高占空比時組合FET損耗最低，并且效率最高。效率從94.5%升高至96.5%。不幸的是，為了獲得低輸入電壓，我們必須降低中間電壓軌電源的電壓，使其占空比增加，原因是它通過一個固定輸入電源供電。因此，這樣可能會抵消在POL獲得的部分或者全部增益。另一種方法是不使用中間軌，而是直接從輸入電源到POL穩(wěn)壓器，目的是降低穩(wěn)壓器數(shù)。這時，占空比較低，我們必須小心地選擇FET。

 

圖10：總損耗與效率和占空比的關系。

 

在有多個輸出電壓和電流要求的電源系統(tǒng)中，情況會更加復雜。對比不同POL穩(wěn)壓器占空比的效率、成本和體積。圖11顯示了一個系統(tǒng)，其輸入電壓為28V，共有8個負載，4個不同電壓，范圍為3.3V到1.25V。共有3種對比方法：1）無中間軌，直接通過輸入電源提供28V電壓，以實現(xiàn)POL穩(wěn)壓器的低占空比；2）使用12V中間軌，POL穩(wěn)壓器中等占空比；3）使用5V中間軌，高POL穩(wěn)壓器占空比。圖12顯示了對比結果。這種情況下，無中間軌電源的構架實現(xiàn)了最低成本，12V中間軌電壓的構架獲得了最高效率，而5V中間軌電壓構架則實現(xiàn)了最小體積。因此，我們可以看到，對于這種大型系統(tǒng)而言，單POL電源情況下我們所看到的這些參數(shù)均沒有明顯的趨向。這是因為，使用多個穩(wěn)壓器時，除中間軌穩(wěn)壓器本身以外，每個穩(wěn)壓器都有其不同的負載電流和電壓要求，而這些需求可能會相互沖突。研究這種情況的最佳方法是使用如WEBENCH電源設計師等工具，對不同的選項進行評估。

 

圖11：表明輸入、中間軌、負載點(POL)電源和負載的電源系統(tǒng)。中間軌電壓的不同選擇為28V（直接使用輸入電源）、12V和5V。這會帶來不同的POL穩(wěn)壓器占空比。

 

圖12：電源設計曲線圖，其表明中間軌電壓對電源系統(tǒng)效率、體積和成本的影響。

 

 

推薦閱讀：