【導讀】本次實驗旨在研究產生負基準電壓的方法。正基準電壓源或穩(wěn)壓器配置更常見。從正電壓產生負基準電壓的傳統(tǒng)方法涉及反相運算放大器級，其往往依賴精密匹配電阻以實現高精度。
背景知識
在圖1a中，使用簡單的齊納二極管電路產生正基準電壓+VREF，該電路由來自 齊納二極管穩(wěn)壓器實驗活動 的RZ和DZ組成。正基準電壓源通常包括一個同相運算放大器緩沖器，用于調整輸出電壓并提供負載所需的任何電流。產生負基準電壓的顯而易見的方法是使用反相運算放大器級。運算放大器將+VREF反相，在輸出端提供-VREF。這種方法需要兩個精密電阻R1和R2。這兩個電阻的匹配誤差（例如，不同的精度和不同的溫度系數）以及運算放大器中的電壓失調，會在運算放大器的輸出端(+VREF)產生誤差，如圖1a所示。然而，這種反相放大器配置的一個潛在附帶好處是-VREF不需要具有與+VREF相同的絕對值。通過改變R1和R2的比值，可以放大或縮小負基準電壓。我們將在本實驗活動中研究的另一種配置如圖1b所示。它能產生負基準電壓，不依賴于成比例的匹配電阻，并有可能以更少的元件提供更高的精度。
圖1.生成-VREF的兩種可能方法：(a)使用兩個匹配電阻（R1和R2）的標準方法，以及(b)不使用電阻的更高精度方法
考察圖1a可以發(fā)現，由于反相運算放大器配置的虛地特性，齊納電壓+VREF作用于電阻R1上。如果R2正好等于R1，則同一電壓VREF也會出現在R2上，但相對于地的符號相反。R2兩端的電壓與齊納二極管兩端的電壓相同，因此我們實際上可以用反饋環(huán)路中的二極管代替R2，如圖1b所示，并且仍然在-VREF處產生相同的電壓。RZ只是設置齊納二極管中的偏置電流水平，與圖1a中的RZ非常相似。在圖1b中，IZ等于VDD/RZ，而在圖1a中，IZ等于(VDD – +VREF)/RZ。為使兩種情況下的設計具有相同的IZ，我們只需更改RZ的值。電容C1解耦接地端和輸出端之間的基準二極管。此外，具有低電感的0.1μF電源解耦電容（圖1中未顯示）通常連接到+VDD和-VSS，非?？拷\算放大器。
電路描述
理論上，此電路可以利用幾乎任何三端基準電壓源電路和低噪聲、低失調運算放大器來構建。為了基于帶隙概念構建負基準電壓源，我們原本需要高質量PNP晶體管，但當前IC工藝中普遍使用的PNP，其質量不如現有NPN器件高。這些基于NPN的帶隙電路將提供若干例子，我們可以利用這些例子來探索該負基準電壓源的配置。本實驗第1步中的第一次電路迭代將使用二極管作為基準，后續(xù)迭代將代之以基于NPN晶體管的雙端（并聯(lián)）和三端（串聯(lián)）電路作為基準元件。
材料
● ADALM2000 主動學習模塊
● 無焊試驗板和跳線套件
● 一個4.7 kΩ電阻
● 兩個1.5 kΩ電阻
● 兩個20 kΩ電阻
● 一個2.2 kΩ電阻
● 一個100 Ω電阻
● 一個10 kΩ可變電阻（電位計）
● 四個小信號NPN晶體管（2N3904和SSM2212）
● 兩個LED（任何顏色都可以）
● 一個OP482或OP484四通道運算放大器
● 一個1 nF電容
● 兩個0.01μF電容
● 兩個0.1μF電容（電源解耦電容，用于+5 V和-5 V電源）
第1步
ADALP2000 模擬部件套件中提供的齊納二極管(1N4735)是6.1 V二極管。6.1 V的反向擊穿電壓太高，無法使用ADALM2000硬件的固定±5 V電源來構建該電路。LED的正向電壓在1.6 V至2.0 V范圍內，具體取決于二極管的顏色。雖然它不是合適的基準二極管，但我們可以使用ADALP2000模擬部件套件中的LED構建教學用電路。
在無焊試驗板上構建圖2所示的圖1a和圖1b兩個版本的電路。最好使用兩個顏色相同的LED。綠光LED的正向壓降高于紅光或黃光LED。我們希望二極管電流ID約為1 mA。在兩個版本的電路中，電流ID應接近相同的值（見圖1a和圖1b）。在情況a中，ID將為(+5 V – VD)/R3。在情況b中，ID將為+5 V/R4，因此4.7 kΩ電阻將產生約1 mA電流。如果使用2 V作為VD的估計值，則R3約為3 kΩ。將部件套件中的兩個1.5 kΩ電阻串聯(lián)，便可獲得3 kΩ電阻。另外，對于情況a，我們需要選取R1和R2的值。我們希望R1中的電流比R3中的電流小得多。因此，R1和R2應設置為非常高的值，例如20 kΩ應滿足該條件。
圖2.生成-VREF的兩種可能方法：(a)使用兩個匹配電阻（R1和R2）的標準方法，以及(b)不使用電阻的更高精度方法——使用LED代替圖1a和1b中的齊納二極管
硬件設置
從Scopy軟件中打開電壓源控制和電壓表窗口。可以使用數字萬用表（即DMM，如果有的話）來測量電路中的直流電壓，其精度高于Scopy電壓表。試驗板連接如圖3所示。
程序步驟
打開正負電源。觀察-VREF處（運算放大器的引腳8和14）和LED上+VREF處的兩個電壓。
圖3.基于LED的穩(wěn)壓器試驗板連接
圖4.Scopy電壓表電壓讀數示例
第2步
修改第1步中的試驗板設置，如圖5所示。對試驗板進行任何修改之前，確保關閉電源。用并聯(lián)穩(wěn)壓器替換LED。電阻R1和R2以及晶體管Q1連接為零增益放大器。如同在穩(wěn)定電流源中一樣添加電阻R3和晶體管Q2。如果使用SSM2212匹配的NPN對，應將其用于器件Q1和Q2。添加Q3作為共發(fā)射極，其基極連接到Q2的集電極，集電極連接到R1、R3和R4的組合節(jié)點。
圖5.NPN并聯(lián)帶隙基準電壓源示例
硬件設置
設置與第1步中的設置相同。試驗板連接如圖6所示。
程序步驟
打開正負電源。觀察-VREF處（運算放大器的引腳14）的電壓和帶隙并聯(lián)穩(wěn)壓器（Q3的集電極和發(fā)射極）上的電壓?？梢哉{整電位計R3以產生-1.25 V基準電壓。
測試電源裕量
為了測試+VDD的裕量要求，斷開固定正電源與+VDD的連接，并移除所有電源解耦電容。對試驗板進行任何更改或增加之前，確保關閉電源?，F在將+VDD連接到AWG 1。將AWG 1設置為100 Hz的梯形波形。將幅度設置為5 V峰峰值，偏移設置為2.5 V，以獲得0 V至+5 V擺幅。將示波器通道1連接到AWG1的輸出端，并將示波器通道2連接到第一個示例電路的-VREF，即OP482的引腳14。在XY模式下使用示波器儀表，示波器通道為X，示波器通道2為Y。啟動AWG 1，打開固定的-5 V電源。記錄-VREF開始保持-1.25 V不變情況下的最小+VDD電壓。
為了測試-VSS的裕量要求，將+VDD重新連接到固定正電源。斷開固定負電源與-VSS的連接，并移除所有電源解耦電容?，F在將-VSS連接到AWG 1。將幅度設置為5 V峰峰值，偏移設置為-2.5 V，以獲得0至-5 V擺幅。啟動AWG 1，打開固定的+5 V電源。重復測量OP482的引腳14，記錄基準電壓保持恒定情況下的最低-VSS值。
圖6.NPN并聯(lián)帶隙基準電壓源試驗板連接
第3步
修改第1步中的試驗板設置，如圖7所示。對試驗板進行任何修改之前，確保關閉電源。添加發(fā)射極跟隨器Q4和補償電容C1，將第2步中使用的雙端并聯(lián)穩(wěn)壓器變更為三端基準電壓源。
圖7.NPN三端帶隙基準電壓源示例
硬件設置
設置與第1步中的設置相同。試驗板連接如圖7所示。
程序步驟
打開正負電源。觀察-VREF處（運算放大器的引腳14）的電壓和帶隙三端穩(wěn)壓器（Q4的發(fā)射極和Q3的發(fā)射極）上的電壓。
圖8.NPN三端帶隙基準電壓源試驗板連接
問題：
對于圖2中的電路，如果將綠光LED替換為紅光或黃光LED，輸出基準電壓值會發(fā)生什么變化？
您可以在 學子專區(qū)論壇 上找到問題答案。
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯(lián)系小編進行處理。
推薦閱讀：
