【導讀】本文講述了一種運用功率型MOSFET和IGBT設計高性能自舉式柵極驅動電路的系統(tǒng)方法，適用于高頻率，大功率及高效率的開關應用場合。不同經(jīng)驗的電力電子工程師們都能從中獲益。在大多數(shù)開關應用中，開關功耗主要取決于開關速度。因此，對于絕大部分本文闡述的大功率開關應用，開關特性是非常重要的。
自舉式電源是一種使用最為廣泛的，給高壓柵極驅動集成電路(IC)的高端柵極驅動電路供電的方法。這種自舉式電源技術具有簡單，且低成本的優(yōu)點。但是，它也有缺點，一是占空比受到自舉電容刷新電荷所需時間的限制，二是當開關器件的源極接負電壓時，會發(fā)生嚴重的問題。本文分析了最流行的自舉電路解決方案；包括寄生參數(shù)，自舉電阻和電容對浮動電源充電的影響。
01 高速柵極驅動電路
自舉柵極驅動技術
本節(jié)重點講在不同開關模式的功率轉換應用中，功率型MOSFET和IGBT對自舉式柵極驅動電路的要求。當輸入電平不允許上橋N溝道功率型MOSFET或IGBT使用直接式柵極驅動電路時，我們就可以考慮自舉式柵極驅動技術。這種方法被用作柵極驅動和伴發(fā)偏置電路，兩者都以主開關器件的源極作為基準。
驅動電路和以兩個輸入電壓作為擺幅的偏置電路，都與器件的源極軌連。但是，驅動電路和它的浮動偏置可以通過低壓電路實現(xiàn)，因為輸入電壓不會作用到這些電路上。驅動電路和接地控制信號通過一個電平轉換電路相連。該電平轉換電路必須允許浮動上橋和接地下橋電路之間存在高電壓差和一定的電容性開關電流。高電壓柵極驅動 IC 通過獨特的電平轉換設計差分開。為了保持高效率和可管理的功耗，電平轉換電路在主開關導通期間，不能吸收任何電流。對于這種情況，我們經(jīng)常使用脈沖式鎖存電平轉換器，如圖1所示。
圖1 上橋驅動集成電路的電平轉化器
自舉式驅動電路工作原理
自舉式電路在高電壓柵極驅動電路中是很有用的，其工作原理如下。當VS降低到IC電源電壓VDD或下拉至地時(下橋開關導通，上橋開關關斷)，電源VDD通過自舉電阻，RBOOT，和自舉二極管，DBOOT，對自舉電容CBOOT，進行充電，如圖2所示。當 VS被上橋開關上拉到一個較高電壓時，由VBS對該自舉電容充電，此時，VBS電源浮動，自舉二極管處于反向偏置，軌電壓(下橋開關關斷，上橋開關導通)和IC電源電壓VDD，被隔離開。
圖2 自舉式電源電路
自舉式電路的缺點
自舉式電路具有簡單和低成本的優(yōu)點，但是，它也有一些局限。
占空比和導通時間受限于自舉電容CBOOT，刷新電荷所需時間的限制。
這個電路最大的難點在于：當開關器件關斷時，其源極的負電壓會使負載電流突然流過續(xù)流二極管，如圖3所示。
該負電壓會給柵極驅動電路的輸出端造成麻煩，因為它直接影響驅動電路或PWM控制集成電路的源極VS引腳，可能會明顯地將某些內(nèi)部電路下拉到地以下，如圖4所示。另外一個問題是，該負電壓的轉換可能會使自舉電容處于過壓狀態(tài)。
自舉電容CBOOT，通過自舉二極管DBOOT，被電源VDD瞬間充電。
由于VDD電源以地作為基準，自舉電容產(chǎn)生的最大電壓VDC等于VDD加上源極上的負電壓振幅。
圖3 半橋式應用電路
圖4 關斷期間的VS波形
Vs 引腳產(chǎn)生負電壓的原因
如圖5所示，下橋續(xù)流二極管的前向偏置是已知的將VS下低COM(地)以下的原因之一。
主要問題出現(xiàn)在整流器換向期間，僅僅在續(xù)流二極管開始箝壓之前。
在這種情況下，電感LS1和LS2會將VS壓低到COM以下，甚至如上所述的位置或正常穩(wěn)態(tài)。
該負電壓的放大倍數(shù)正比于寄生電感和開關器件的關斷速度，di / dt ；它由柵極驅動電阻，RGATE和開關器件的輸入電容，Ciss決定。
Cgs與Cgd的和，稱為密勒電容。
圖5 降壓轉換器
圖6描述了上橋N溝道MOSFET關斷期間的電壓波形。
圖6 關斷期間的波形
Vs 引腳電壓下沖的影響
如果欠沖超過數(shù)據(jù)手冊中規(guī)定的絕對最大額定值，則柵極驅動IC將損壞，或者上橋輸出暫時無法對輸入轉換做出響應，如圖7和圖8所示。
圖7顯示閉鎖情況，即上橋輸出無法通過輸入信號耳改變。這種情況下，半橋拓撲的外部、主電源、高端管，和下橋開關中發(fā)生短路。
圖7 閉鎖情況下的波形
圖8顯示遺漏情況，即上橋輸出無法對輸入轉換做出響應。這種情況下，上橋柵極驅動器的電平轉換器將缺少工作電壓余量。需要注意的是，大多數(shù)事實證明上橋通常不需要在一個開關動作之后立即改變狀態(tài)。
圖8 信號丟失情況下的波形
考慮閉鎖效應
最完整的高電壓柵極驅動集成電路都含有寄生二極管，它被前向或反向擊穿，就可能導致寄生SCR閉鎖。閉鎖效應的最終結果往往是無法預測的，破壞范圍從器件工作時常不穩(wěn)定到完全失效。柵極驅動集成電路也可能被初次過壓之后的一系列動作間接損壞。例如，閉鎖導致輸出驅動置于高態(tài)，造成交叉?zhèn)鲗?，從而導致開關故障，并最終使柵極驅動器集成電路遭受災難性破壞。
如果功率轉換電路和／或柵極驅動集成電路受到破壞，這種失效模式應被考慮成一個可能的根本原因。下面的理論極限可用來幫助解釋Vs電壓嚴重不足和由此產(chǎn)生閉鎖效應之間的關系。
在第一種情況中，使用了一個理想自舉電路攝，該電路的VDD由一個零歐姆電源驅動，通過一個理想二極管連接到VB，如圖9所示。當大電流流過續(xù)流二極管時，由于di / dt很大，Vs電壓將低于地電壓。這時，閉鎖危險發(fā)生了，因為柵極驅動器內(nèi)部的寄生二極管DBS，最終沿Vs到VB方向導通，造成下沖電壓與VDD疊加，使得自舉電容被過度充電，如圖10所示。
例如：如果VDD =15 V, Vs 下沖超過10 V，迫使浮動電源電壓在25 V 以上，二極管DBs有被擊穿的危險，進而產(chǎn)生閉鎖。
圖9 情況1：理想自舉電路
圖10 情況1的VB和VS波形
假想自舉電源被理想浮動電源替代，如圖11所示，這時，VBS在任何情況下都是恒定的。注意利用一個低電阻輔助電源替代自舉電路，就能實現(xiàn)這種情況。這時，如果Vs過沖超過數(shù)據(jù)表(datasheet)規(guī)定的最大VBS電壓，閉鎖危險就會發(fā)生，因為寄生二極管DBCOM最終沿COM端到VB方向導通，如圖12所示。
圖11 情況2：理想浮動電源
圖12 情況2的VB和VS波形
一種實用的電路可能處在以上兩種極限之間，結果是 VBS 電壓稍微增大，和 VB 稍低于 VDD ，如圖13所示。
圖13 Vg和Vs的典型響應
準確地說，任何一種極限情況都是流行的，檢驗如下。如果 Vs 過沖持續(xù)時間超過10個納秒，自舉電容 CBOOT 被過充電，那么高端柵極驅動器電路被過電壓應力破壞，因為 VBS 電壓超過了數(shù)據(jù)表指定的絕對最大電壓(VBSMAX )。設計一個自舉電路時，其輸出電壓不能超過高端柵極驅動器的絕對最大額定電壓。
寄生電感效應
負電壓的振幅是：
為了減小流過寄生電感的電流隨時間變化曲線的斜度，要使等式1中的導數(shù)項最小。
例如：如果帶100 nH寄生電感的10 A 、25 V柵極驅動器在50 ns內(nèi)開關，則Vs與接地之間的負電壓尖峰是20 V。
02 自舉部件的設計流程
選擇自舉電容
自舉電容(CBOOT)每次都被充電，此時，下橋驅動器導通，輸出電壓低于柵極驅動器的電源電壓(VDD)。自舉電容僅當上橋開關導通的時候放電。自舉電容給上橋電路提供電源(VBS)。首先要考慮的參數(shù)是上橋開關處于導通時，自舉電容的最大電壓降。允許的最大電壓降(VBOOT)取決于要保持的最小柵極驅動電壓(對于上橋開關)。如果 VGSMIN是最小的柵一源極電壓，電容的電壓降必須是：
其中：
VDD ＝柵極驅動器的電源電壓；和
VF ＝自舉二極管正向電壓降［V]
計算自舉電容為：
其中 QTOTAL 是電容器的電荷總量。
自舉電容的電荷總量通過等式4計算：
其中：
QGATE ＝柵極電荷的總量當
ILKGS ＝開關柵一源級漏電流；
ILKCAP ＝自舉電容的漏電流；
lQBS ＝自舉電路的靜態(tài)電流；
ILK ＝自舉電路的漏電流；
QLS =內(nèi)部電平轉換器所需要的電荷，對于所有的高壓柵極驅動電路，該值為3 nC ;
tON ＝上橋導通時間；
LKDIODED ＝自舉二極管的漏電流；
電容器的漏電流，只有在使用電解電容器時，才需要考慮，否則，可以忽略不計。
例如：當使用外部自舉二極管時，估算自舉電容的大小。
●柵極驅動 IC =FAN7382( ON Semiconductor )
●開關器件＝FCP20N60( ON Semiconductor )
●自舉二極管＝UF4007
●VDD =15 V
●QGATE =98 nC （最大值）
●LKGS =100 nA （最大值）
●ILKCAP =0（陶瓷電容）
●lQBS =120 μA （最大值） ILK =50 μA （最大值）
●QLS=3 nC
● TON =25 μs （在 fS=20 kHz 時占空比＝50%)
● ILKDIODE =10 μA
如果自舉電容器在高端開關處于開啟狀態(tài)時，最大允許的電壓降是1.0 V ，最小電容值通過等式3計算。
自舉電容計算如下:
外部二極管導致的電壓降大約為0.7 V 。假設電容充電時間等于上橋導通時間(占空比50%)。根據(jù)不同的自舉電容值，使用以下的等式:
推薦的電容值是100nF~570 nF ，但是實際的電容值必須根據(jù)使用的器件來選擇。如果電容值過大，自舉電容的充電時間減少，下橋導通時間可能不足以使電容達到自舉電壓。
選擇自舉電阻
當使用外部自舉電阻時，電阻 RBOOT帶來一個額外的電壓降：
其中：
ICHARGE ＝自舉電容的充電電流；
RВOOT ＝自舉電阻；和
tCHARGE ＝自舉電容的充電時間（下橋導通時間）
不要超過歐姆值（典型值5~10Ω)，將會增加 VBS時間常數(shù)。當計算最大允許的電壓降(VBOOT)時，必須考慮自舉二極管的電壓降。如果該電壓降太大或電路不能提供足夠的充電時間，我們可以使用一個快速恢復或超快恢復二極管。
03 考慮自舉應用電路
自舉啟動電路
如圖1所示，自舉電路對于高電壓柵極驅動器是很有用的。但是，當主要 MOSFET (Q1)的源極和自舉電容(CBOOT)的負偏置節(jié)點位于輸出電壓時，它有對自舉電容進行初始化啟動和充電受限的問題。啟動時，自舉二極管(DBOOT)可能處于反偏，主要 MOSFET (Q1)的導通時間不足，自舉電容不能保持所需要的電荷，如圖1所示。
在某些應用中，如電池充電器，輸出電壓在輸入電源加載到轉換器之前可能已經(jīng)存在了。給自舉電容(CBOOT)提供初始電荷也許是不可能的，這取決于電源電壓（VDD）和輸出電壓(VOUT)之間的電壓差。假設輸入電壓(VDC和輸出電壓（VOUT)之間有足夠的電壓差，由啟動電阻(RSTART)，啟動二極管(DSTART)和齊納二極管(DSTART)組成的電路，可以解決這個問題，如圖14所示。
在此啟動電路中，啟動二極管 DSTART 充當次自舉二極管，在上電時對自舉電容(CBOOT)充電。自舉電容(CBOOT)充電后，連接到齊納二極管 Dz ，在正常工作時，這個電壓應該大于驅動器的電源電壓(VDD)。啟動電阻限制了自舉電容的充電電流和齊納電流。為了獲得最大的效率，應該選擇合適的啟動電阻值使電流極低，因為電路中通過啟動二極管的自舉路徑是不變的。
圖14 簡單的自舉啟動電路
自舉二極管串聯(lián)電阻
在第一個選項中，自舉電路包括一個小電阻， RBOOT ，它串聯(lián)了一個自舉二極管，如圖15所示。自舉電阻 RBOOT ，僅在自舉充電周期用來限流。自舉充電周期表示 Vs 降到集成電路電源電壓 VDD 以下，或者 Vs 被拉低到地(下橋開關導通，上橋開關關閉)。電源 Vcc ，通過自舉電阻 RBOOT和二極管 DBOOT ，對自舉電容 CBOOT 充電。自舉二極管的擊穿電壓( BV)必須大于 VDC ，且具有快速恢復時間，以便最小化從自舉電容到 Vcc 電源的電荷反饋量。
圖15 添加一個串聯(lián)DBOOT的電阻
這是一種簡單的，限制自舉電容初次充電電流的方法，但是它也有一些缺點。占空比受限于自舉電容 CBOOT刷新電荷所需要的時間，還有啟動問題。不要超過歐姆值(典型值5~10 Ω)，將會增加 VBS 時間常數(shù)。最低導通時間，即給自舉電容充電或刷新電荷的時間，必須匹配這個時間常數(shù)。該時間常數(shù)取決于自舉電阻，自舉電容和開關器件的占空比，用下面的等式計算：
其中RBOOT是自舉電阻； CBOOT是自舉電容； D 是占空比。
例如，如果 RBOOT=10,СBOOT=1 μF , D =10%;時間常數(shù)通過下式計算：
即使連接一個合理的大自舉電容和電阻，該時間常數(shù)可能增大。這種方法能夠緩解這個問題。不幸的是，該串聯(lián)電阻不能解決過電壓的問題，并且減緩了自舉電容的重新充電過程。
VS 與 VOUT 之間的電阻
在第二個選項中，自舉電路的 VS 和 VOUT 之間，添加上一個小電阻 RVS ，如圖16所示。RVS的建議值在幾個歐姆左右。
圖16 在自舉電路中，增加 RVS
RVS不僅用作自舉電阻，還用作導通電阻和關斷電阻，如圖17。自舉電阻，導通電阻和關斷電阻通過下面的等式計算：
圖17 導通和關斷的電流路徑
VS箝壓二極管和重布置柵極電阻
在第三個選項中，自舉電路把柵極電阻重新布置到 VS和 VOUT 之間，并且在 VS和地之間增加一個低正向壓降的肖特基二極管，如圖18所不。 VB 和 VS之間的電壓差，應保持在數(shù)據(jù)表規(guī)定的絕對最大額定值范圍內(nèi)，并且必須符合下列等式：
圖18 箝位結構
重布置柵極電阻；雙重目的
柵極電阻設置了MOSFET的導通速度和關斷速度，限制了在主開關源極的電壓負向瞬態(tài)時，肖特基二極管的電流。另外，連接到 CBOOT兩端的雙二極管，確保自舉電容不會出現(xiàn)過電壓。該電路唯一的潛在危險是，自舉電容的充電電流必須流過柵極電阻。 CBOOT 和 RGATE 的時間常數(shù)減緩再充電過程，可能成為 PWM 占空比的限制因數(shù)。
第四個選擇，包括在 VS 和 VOUT 之間，重新布置一個柵極電阻，以及在 VS 和地之間放置一個箝壓器件，如圖19所示，布置了一個齊納二極管和600 V 二極管。根據(jù)下列規(guī)則，量化齊納電壓：
圖19 帶齊納二極管的箝壓結構
選擇 HVIC 電流能力
對于每一種額定驅動電流，計算指定時間內(nèi)所能切換的最大柵極電荷QG，如表1所示。
例如，100 ns 的開關時間是：
100 kHz 時轉換器開關周期的1%;
300 kHz 時轉換器開關周期的3%；以此類推。
1．所需的額定柵極驅動電流取決于在開關時tSW - ON / OFF 內(nèi)，必須移動的柵極電荷數(shù)QG（因為開關期間的平均柵極電流是IG):
2．最大柵極電荷 QG ，從MOSFET數(shù)據(jù)表得到。
如果實際柵極驅動電壓 VGS與規(guī)格表上的測試條件不同，使用 VGS 與 QG 曲線。數(shù)據(jù)表中的值乘上并聯(lián)的MOSFET數(shù)量就是所需的值。
3.tSW ON / OFF 表示所需的MOSFET開關速度。如果該值未知，取開關周期 tSW的2%:
如果通道（V -I）開關損耗主要受開關轉換（導通或關斷）支配，需要根據(jù)轉換調(diào)整驅動器。對于受籍制的電感性開關（通常情況），每次轉換的通道開關損耗估算如下：
其中VDS和ID是每個開關間期的最大值。
4．柵極驅動器的近似電流驅動能力計算如下
a .拉電流能力（導通）
b ．灌電流能力（關斷）
其中：
QG = VGS = VDD 時，
MOSFET 的柵極電荷；
tSW _ ON / OFF = MOSFET 開關導通／關斷時間；
和
1.5＝經(jīng)驗因子（受通過驅動器輸入級的延遲和寄生效應的影響）
柵極電阻設計流程
輸出晶體管的開關速度受導通和關斷柵極電阻的控制，這些電阻控制了柵極驅動器的導通和關斷電流。本節(jié)描述了有關柵極電阻的基本規(guī)則，通過引入柵極驅動器的等效輸出電阻來獲取所需的開關時間和速度。圖20描述了柵極驅動器的等效電路和在導通和關斷期間的電流流動路徑，其中包括柵極驅動器和開關器件。
圖20 柵極驅動器的等效電路
圖21顯示了開關器件在導通和關斷期間的柵極一電荷傳輸特性。
圖21 柵極電荷傳輸特性
量化導通柵極電阻
根據(jù)開關時間 tsw ，選擇導通閘極電阻 Rg ( ON ),以獲得所需的開關時間。根據(jù)開關時間確定電阻值時，我們需要知道電源電壓 VDD(或VBS)，柵極驅動器的等效導通電阻(RDRV ( ON ))，和開關器件的參數(shù)(Qgs Qgd ，和 Vgs ( th ))
開關時間定義為到達坪電壓（給 MOSFET 提供了總共 Qgs + Qgd 的電荷）末端所花費的時間，如圖21所示。
導通柵極電阻計算如下：
其中 Rg ( ON ）是柵極導通電阻， RDRv ( ON ）是驅動器的等效導通電阻。
輸出電壓斜率
導通柵極電阻 Rg ( ON ）通過控制輸出電壓斜率(dVOUT/ dt)來決定。當輸出電壓是非線性時，最大輸出電壓斜率可以近似為：
插入變形表達式 Ig ( avr ),并整理得到：
其中 Cgd ( off )是密勒效應電容，在數(shù)據(jù)表中定義為Crss。
量化關斷柵極電阻
在量化關斷電阻時，最壞的情況是當MOSFET漏極處于關斷時，外部動作迫使電阻整流器。
在這種情況下，輸出節(jié)點的 dv / dt ，誘導一股寄生電流穿過 Cgd ，流向 RG ( OFF ）和 RDRV ( OFF )，如圖22所示。
下面闡述了，當輸出 dv / dt 是由伴隨MOSFET的導通造成時，如何量化關斷電阻，如圖22示。
因為這個原因，關斷阻抗必須根據(jù)最壞的應用情況來量化。下面的等式將MOSFET柵極閾值電壓和漏極 dv / dt 關聯(lián)起來：
圖22 電流路徑：下橋開關關斷，上橋開關導通
重新整理表達式得到：
設計實例
使用飛兆MOSFET FCP20N60和柵極驅動器FAN7382，確定導通和關斷柵極電阻。FCP20N60功率MOSFET的參數(shù)如下：
導通柵極電阻
1．如果VDD =15 V 時，所需的開關時間是500 ns ，計算平均柵極充電電流：
導通電阻值約為58 Ω。
2．如果 dVout/ dt =1 V / ns (VDD =15 V 時)，總柵極電阻如下計算：
導通電阻值約為62 Ω
關斷柵極電阻
如果 dVout / dt =1 V / ns ，關斷柵極電阻可計算為：
04 考慮功耗
柵極驅動器的功耗
總的功耗包括柵極驅動器功耗和自舉二極管功耗。柵極驅動器功耗由靜態(tài)功耗和動態(tài)功耗兩部分組成。它與開關頻率，上橋和下橋驅動器的輸出負載電容，以及電源 VDD 有關。
靜態(tài)功耗是因為下橋驅動器的電源 VDD 到地的靜態(tài)電流，以及上橋驅動器的電平轉換階段的漏電流造成的。前者取決于 VS 端的電壓，后者僅在上橋功率器件導通時與占空比成正比。
動態(tài)功耗定義如下：對于下橋驅動器，動態(tài)功耗有兩個不同的來源。一是當負載電容通過柵極電阻充電或放電時，進入電容的電能有一半耗散在電阻上。柵極驅動電阻的功耗，柵極驅動器內(nèi)部的和外部的，以及內(nèi)部 CMOS 電路的開關功耗。同時，上橋驅動器的動態(tài)功耗也包括兩個不同的來源。一個是因為電平轉換電路，一個是因為上橋電容的充電和放電。這里，可以忽略靜態(tài)功耗，因為集成電路的總功耗主要是柵極驅動 IC 的動態(tài)功耗，可估算為：
圖23表示計算的柵極驅動器功耗與頻率和負載電容的關系(VDD=15 V)。此曲線可用于計算柵極驅動器造成的功耗。
圖23 極驅動器的總功耗
自舉電路的功耗是自舉二極管功耗和自舉電阻功耗的總和，如果它們存在的話。自舉二極管的功耗是對自舉電容充電時產(chǎn)生的正向偏置功耗與二極管反向恢復時產(chǎn)生的反向偏置功耗的總和。因為每個事件每個周期發(fā)生一次，所以二極管的功耗與開關頻率成正比。大電容負載需要更多的電流，對自舉電容器重新充電，從而導致更多的功耗。
半橋輸入電壓(VDC )越高，反向恢復功耗越大。集成電路的總功耗可以估算為：柵極驅動器的功耗與自舉二極管的功耗的總和，減去自舉電阻的功耗。
如果自舉二極管在柵極驅動器內(nèi)部的話，添加一個與內(nèi)部自舉二極管并聯(lián)的外部二極管，因為二極管功耗很大。外部二極管必須放置在靠近柵極驅動器的地方，以減少串聯(lián)寄生電感，并顯著降低正向電壓降。
封裝熱阻
電路設計者必須提供：
●估算柵極驅動器封裝后的功耗
●最大工作結溫TJ . MAX . OPR，例如，如降額至 TJ, MAX =150℃的80%，對于這些驅動器為120℃。
●最高工作引腳焊錫溫度 TL,MAX,OPR，大約等于驅動器下最大 PCB 溫度，比如100℃。
●最大允許結到引腳的熱阻計算為：
05 一般準則
印刷電路板版圖
具有最小寄生電感的版圖如下：
●開關之間的走線沒有回路或偏差。
●避免互連鏈路。它會顯著增加電感。
●降低封裝體距離PCB板的高度，以減少引腳電感效應。
●考慮所有功率開關的配合放置，以減少走線長度。
●去耦電容和柵極電阻的布局和布線，應盡可能靠近柵極驅動集成電路。
●自舉二極管應盡可能靠近自舉電容。
自舉部件
在量化自舉阻抗和初次自舉充電時的電流時，必須考慮自舉電阻(RBOOT)。如果需要電阻和自舉二極管串聯(lián)時，首先確認VB不會低于COM(地)，尤其是在啟動期間和極限頻率和占空比下。
自舉電容(CBOOT)使用一個低ESR電容，比如陶瓷電容。VDD 和 COM之間的電容，同時支持下橋驅動器和自舉電容的再充電。建議該電容值至少是自舉電容的十倍以上。
自舉二極管必須使用較低的正向壓降，為了快速恢復，開關時間必須盡可能快，如超高速。
自舉電路問題的思考
圖24
自舉電路問題的補救措施
圖25
來源：onsemi
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯(lián)系小編進行處理。
推薦閱讀：
