【導讀】雙脈沖測試中一個重要目標是，準確測量能量損耗。在示波器中進行準確的功率、能量測試，關鍵的一步是在電壓探頭和電流探頭之間進行校準，消除時序偏差。
雙脈沖測試中一個重要目標是，準確測量能量損耗。在示波器中進行準確的功率、能量測試，關鍵的一步是在電壓探頭和電流探頭之間進行校準，消除時序偏差。
雙脈沖測試軟件（WBG-DPT)在4系、5系和6系示波器上均可使用，該軟件包括一種新的專為雙脈沖測試設計的消除時序偏差（deskew）的校準技術。這種新的方法與傳統(tǒng)方法大有不同，測試速度顯著加快，縮短了測試時間。
該技術適用于使用場效應晶體管或 IGBT 的功率轉換器。在本篇文章中，我們將使用 FET 術語，來使得描述簡單明了。
為什么要消除時序偏差（deskew）？
在設計任意一種功率變換器時，都必須盡量減少開關過程中的能量損耗。這種能量損耗可以使用示波器進行測量。一般方法是將同一時刻的電壓和電流采樣相乘，生成功率波形。
p(t) = v(t)*i(t)
由于功率波形表示隨時間變化的能量消耗，因此可以通過對功率波形進行積分來確定能量：
E = ∫p(t)dt
要準確測量能量損耗，電流和電壓波形的轉換應在時間上保持一致。因此，為了準確進行能量損耗測量，設計者必須矯正測試夾具和探頭造成的延遲。
一般來講，在測試裝置上開始任何測量之前都要計算探頭之間的偏差。對于低電壓應用，可以使用函數(shù)發(fā)生器和時序偏差校準夾具（deskew 夾具）（Tektronix P/N 067-1686-03）進行校準。但是，這種方法對于高電壓和大電流應用而言，并非最佳選擇。
為了匹配更高功率下低壓漏-源極電壓（VDS）和漏極電流（ID）的測量，傳統(tǒng)技術需要重新布線測試裝置。這要求移除負載電感，并用電阻取而代之。接下來進行測量，需要匹配 VDS 和 ID 測量值。這個過程可能需要一個小時或更長時間。
一種新的時序偏差校準（deskew）方法
泰克 WBG-DPT 解決方案是業(yè)內首創(chuàng)的基于軟件的時序偏差校準(deskew)技術，無需重新布線，只需在進行雙脈沖測量后即可執(zhí)行。在新方法中，采集漏極電流 (ID) 用作參考波形。在導通期間，利用測試電路的參數(shù)模型計算出低壓側 VDS 對齊波形，其計算后的波形參考 ID 波形，相對于 ID 沒有時序偏移。消除時序偏差的算法確定計算出的 VDS 波形與測量出的 VDS 波形之間的時序偏差。然后將deskew校準的數(shù)據(jù)修正到 VDS 測量通道。
時序偏差校準過程
如上所述，時序偏差校準可在測量后進行。在開始雙脈沖測試時，無需擔心 VDS 和 ID 之間的偏差，隨后選擇deskew設置并提供以下參數(shù)：
探頭阻抗 - 在本文中假定為電流檢測電阻(CVR)或分流電阻
有效"回路"電感
偏置電壓（低壓側 FET 關斷時兩端的平均 VDS）
差分階數(shù)（模型用于平滑的濾波器階數(shù)）
圖 3. 用于建立 VDS_low 對齊波形的等效電路。該電路假定使用一個電流觀察電阻來測量 ID。
在deskew菜單中輸入的參數(shù)用于構建 VDS 對應波形。波形使用基爾霍夫電壓定律建立：
其中
VDD - VDS_high 表示電源軌電壓和高壓端場效應晶體管FET上的壓降。需要注意，在開啟期間，由于 VDD 是固定的，而 VDS_high是高壓端場效應晶體管FET本體二極管上的電壓，所以這個量是恒定的。
Rshunt是分流電阻。
ID 是根據(jù) Rshunt 上的壓降測得的漏極電流。
dID /dt 是測得的漏極電流變化率。
Leff 是整個電源回路的有效電感。
如上所述，在開啟期間，VDD - VDS_high 實際上是恒定的。Rshunt和Leff 也是恒定的。 這意味著模擬的 VDS_low 走線波形是 ID的函數(shù)。
配置完參數(shù)后，用戶按下 WBG 的deskew按鈕。系統(tǒng)將根據(jù)指定的參數(shù)和漏極電流生成 VDS 的數(shù)學模型。 該波形將顯示在屏幕上。
圖 4. 根據(jù) ID 計算出的 VDS 對齊波形與測量的 VDS波形進行比較。偏移是對齊波形和測量波形之間的時間差。計算出偏斜后，就可以從ID 波形中去除偏斜。
如上圖所示，有效電感Leff考慮到了整個環(huán)路的 "疊加 "。因此，Leff 通常是未知的，而這個參數(shù)需要反復調整。簡單地將糾偏過程反復運行，并對 Leff 進行調整，直到計算出的對齊波形和測量出的 VDS波形具有相同的形狀。如果計算出的 VDS對齊波形與測量的 VDS波形在形狀上存在差異，可以調整參數(shù)并再次運行校準時間偏差。
一旦參數(shù)設置準確，對齊波形和測量波形將具有相同的形狀，系統(tǒng)就能確定并糾正偏斜。偏斜值顯示在Deskew設置中，并自動應用于連接 VDS信號的通道。
這一新流程可以準確地計算偏斜值，并將時序偏差校準時間從一小時或更長時間縮短到 5 至 10 分鐘。
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯(lián)系小編進行處理。
推薦閱讀：
支持 OTA 更新的MCU很多 為何 ESP32這么受歡迎？
集創(chuàng)北方耿俊成：硅基OLED顯示接近4K PPI，是未來VR/MR最佳技術路線
