【導(dǎo)讀】大家好，由是德科技與上海集成電路技術(shù)與產(chǎn)業(yè)促進(jìn)中心（上海ICC）聯(lián)合執(zhí)筆的芯片測(cè)試系列與大家見面了，本期內(nèi)容將聚焦于MIPI D-PHY測(cè)試，其中的內(nèi)容匯集了雙方諸位資深工程師的一手經(jīng)驗(yàn)，摘要如下：
1.MIPI簡(jiǎn)介
2.MIPI D-PHY技術(shù)概覽
3.MIPI D-PHY物理層CTS測(cè)試
4.MIPI D-PHY實(shí)測(cè)難點(diǎn)
在第4節(jié)中，我們總結(jié)了諸多實(shí)測(cè)中的難點(diǎn)和注意事項(xiàng)，希望能更好的幫助大家完成MIPI D-PHY相關(guān)測(cè)試。
1 MIPI簡(jiǎn)介
MIPI Alliance即移動(dòng)產(chǎn)業(yè)處理器接口聯(lián)盟（Mobile Industry Processor Interface 簡(jiǎn)稱MIPI）。于2003 年由ARM，Nokia，ST，TI 等公司成立的為移動(dòng)應(yīng)用處理器制定的開放標(biāo)準(zhǔn)和一個(gè)規(guī)范，目前MIPI已經(jīng)成為移動(dòng)領(lǐng)域最主流的視頻傳輸接口規(guī)范，應(yīng)用最廣泛的是MIPI D-PHY和MIPI C-PHY兩組協(xié)議簇，C-PHY中的許多模塊借鑒于D-PHY，兩種標(biāo)準(zhǔn)的接口可共用相同引腳實(shí)現(xiàn)雙模；而MIPI M-PHY和A-PHY，我們后續(xù)的文章會(huì)有更多分享。
MIPI 聯(lián)盟下面有不同的 WorkGroup，分別定義了一系列的手機(jī)等移動(dòng)設(shè)備內(nèi)部接口標(biāo)準(zhǔn)，比如攝像頭接口 CSI、顯示接口 DSI、BBIC與RFIC之間互連的 DigRF、麥克風(fēng) /揚(yáng)聲器接口 SLIMbus 等，而MIPI技術(shù)是分層的包括物理層、協(xié)議層和應(yīng)用層，相同的PHY物理層可以承載不同協(xié)議。如下圖是MIPI系統(tǒng)框圖和多媒體規(guī)范：
圖1：MIPI系統(tǒng)框架
源自MIPI Alliance官網(wǎng)
圖2：MIPI多媒體規(guī)范
源自MIPI Alliance官網(wǎng)
2 MIPI D-PHY技術(shù)概覽
MIPI應(yīng)用最為成熟的兩個(gè)接口如下，其協(xié)議層分別是CSI-2、DSI/DSI-2。
?攝像頭接口：CSI(Camera Serial Interface)
?顯示接口：DSI(Display Serial Interface)
CSI-2、DSI/DSI-2的物理層（Phy Layer）由專門的WorkGroup負(fù)責(zé)制定，其目前采用的物理層標(biāo)準(zhǔn)是D-PHY和C-PHY，如下是D-PHY的技術(shù)演進(jìn)及各版本技術(shù)特點(diǎn)對(duì)比。
圖：摘自MIPI Alliance
D-PHY實(shí)現(xiàn)了Camera/Display(攝像頭/顯示屏)與AP(應(yīng)用處理器)之間的互連，具備高速、低功耗、低成本等特點(diǎn)，不僅適合移動(dòng)應(yīng)用，也適合IoT。D-PHY提供了主從間源同步接口，包含1對(duì)單向差分時(shí)鐘，支持SSC、1～4對(duì)單向或雙向差分?jǐn)?shù)據(jù)線。數(shù)據(jù)傳輸采用DDR方式，即在時(shí)鐘的上下邊沿都有數(shù)據(jù)傳輸，下圖是D-PHY的Two Data Lane PHY Configuration：
圖：D-PHY Two Data Lane PHY Configuration
D-PHY 的物理層支持 HS(High Speed)和 LP(Low Power)兩種工作模式。HS 模式下采用低壓差分信號(hào)，有端接，可以傳輸很高的數(shù)據(jù)速率（數(shù)據(jù)速率為 80M～1.5Gbps/without skew cal、1.5G~2.5Gbps/with deskew cal、2.5G~9G/with equalization）；LP 模式下采用單端信號(hào)，未端接，數(shù)據(jù)速率很低（<=10Mbps），但是相應(yīng)的功耗也很低，考慮EMI，產(chǎn)生的信號(hào)slew-rate及驅(qū)動(dòng)電流受到限制?？蛇x支持的交替低功耗模式采用有端接的低壓差分信號(hào)，數(shù)據(jù)速率最低前向4Mbps，反向最低1Mbps，最高與HS速率保持一致。HS和LP兩種模式的結(jié)合保證了 MIPI 總線在需要傳輸大量數(shù)據(jù)（如圖像）時(shí)可以高速傳輸，而在不需要大數(shù)據(jù)量傳輸時(shí)又能夠減少功耗。
下圖1是HS和LP模式下的信號(hào)電平示意圖，下圖2是用示波器捕獲的MIPI D-PHY信號(hào)，可以清楚地看到HS和LP信號(hào)。
圖1：HS和LP模式下的信號(hào)電平
圖2：示波器捕獲的MIPI D-PHY信號(hào)
雖然MIPI D-PHY 的板級(jí)設(shè)計(jì)簡(jiǎn)單，但是MIPI芯片的內(nèi)部架構(gòu)、I/O技術(shù)非常復(fù)雜。復(fù)雜體現(xiàn)在如下幾個(gè)方面：
1）MIPI通信架構(gòu)包含發(fā)送（通常是master）、接收（通常是slave）及互連通道。
圖：MIPI D-PHY 點(diǎn)到點(diǎn)互連
2）通道類型包括時(shí)鐘通道、單向數(shù)據(jù)通道及雙向數(shù)據(jù)通道。收發(fā)通道模塊包括線路接口、控制/接口邏輯及協(xié)議接口?？刂?接口邏輯可實(shí)現(xiàn)Escape mode encoder這與LP-TX相關(guān)、HS-Deskew、Sequences這與HS-TX相關(guān)、HS-RX可以實(shí)現(xiàn)數(shù)據(jù)采集、HS-Deskew，LP-RX可實(shí)現(xiàn)控制模式下的解碼與Escape模式下的解碼，LP-CD用于雙向數(shù)據(jù)通道可實(shí)現(xiàn)沖突/競(jìng)爭(zhēng)檢測(cè)。
電氣層面涉及Slew-Rate受控的推挽電路實(shí)現(xiàn)的LP-TX，高速低壓差分驅(qū)動(dòng)電路實(shí)現(xiàn)的HS-TX（可選支持半擺幅模式以實(shí)現(xiàn)節(jié)電/速率超過2.5Gbps需要2taps的去加重實(shí)現(xiàn)2種選擇克服ISI影響），高速差分接收電路實(shí)現(xiàn)的HS-RX（可使能ZID阻抗），另外LP-RX電路注重低功耗，需要集成遲滯功能降低對(duì)噪聲的靈敏等。
圖：收發(fā)內(nèi)部組成和電氣實(shí)現(xiàn)
3）TLIS傳輸線互連架構(gòu)支持不同傳輸“距離”，如下展示了不同速率插損模板，在1.5Gbps~4.5Gbps速率是默認(rèn)支持Standard Reference channel，可選支持Long Reference Channel
圖：互連插損模板
正是由于復(fù)雜內(nèi)部組成和電氣架構(gòu)，因此要保證接口信號(hào)的互通性需要很復(fù)雜的測(cè)試。MIPI Alliance開發(fā)了conformace測(cè)試套件（CTS），其目的是優(yōu)化基于MIPI Spec的產(chǎn)品的互通性。它考察的是物理層功能（不是性能）和compliance test （項(xiàng)目都要通過）有區(qū)別，互通性測(cè)試通過項(xiàng)目越多，越讓開發(fā)者自信，以此表明產(chǎn)品可以在許多MIPI的使用環(huán)境中正常工作。
以物理層測(cè)試為例，發(fā)射機(jī)測(cè)試主要基于示波器，接收機(jī)測(cè)試基于高速任意波形發(fā)生器；而借助自動(dòng)化的協(xié)議分析及解碼軟件，可以極大的提高debug和測(cè)試效率，下面的篇幅，會(huì)詳細(xì)介紹物理層測(cè)試。
3 MIPI D-PHY物理層
CTS測(cè)試
MIPI D-PHY物理層測(cè)試主要涉及的測(cè)試項(xiàng)目包括（根據(jù)mipi_D-PHY-v2-1_CTS_v1-0）：
?TX Timers and Signaling
?RX Timers and Electrical Tolerances
?Interface Impedance and S-Parameters
其中，Tx測(cè)試基于示波器和自動(dòng)化測(cè)試軟件完成，Rx測(cè)試基于高速任意波形發(fā)生器完成，S參數(shù)涉及阻抗測(cè)試基于網(wǎng)絡(luò)儀或TDR完成，如下圖總結(jié)：
圖：MIPI D-PHY物理層測(cè)試方案總結(jié)
MIPI D-PHY Tx測(cè)試概覽：
Tx測(cè)試主要基于示波器和自動(dòng)化軟件完成，根據(jù)MIPI D-PHY各版本的速率及規(guī)格參數(shù)需要選擇合適帶寬的示波器，按照MIPI 協(xié)會(huì)的要求，針對(duì)不同速率的MIPI版本示波器帶寬及選用的自動(dòng)化測(cè)試軟件如下：
圖：MIPI D-PHY Tx測(cè)試示波器帶寬及軟件推薦
對(duì)于 MIPI 芯片或模組的測(cè)試可以根據(jù) MIPI 協(xié)會(huì)推薦的方法設(shè)計(jì)評(píng)估板 TVB（Test Vehicle Board）把信號(hào)輸出轉(zhuǎn)換成標(biāo)準(zhǔn)的SMA 接口輸出，并結(jié)合協(xié)會(huì)提供的 RTB（Reference TerminationBoard）進(jìn)行信號(hào)測(cè)試。RTB 板提供標(biāo)準(zhǔn)的匹配切換以及不同的線路容性的選擇，如下圖：
圖：基于TVB（Test Vehicle Board）的MIPI D-PHY芯片或模組測(cè)試
而對(duì)于系統(tǒng)廠商如手機(jī)廠商等，由于系統(tǒng)設(shè)計(jì)已經(jīng)完成，要進(jìn)行MIPI的信號(hào)測(cè)試只能使用焊接或點(diǎn)測(cè)探頭連接PCB上的實(shí)際信號(hào)進(jìn)行測(cè)試，以下是典型的連接圖：
圖：MIPI D-PHY板級(jí)測(cè)試連接
為了提高測(cè)試的效率，測(cè)試中推薦采用 4 支探頭分別連接 clk+/clk- 和 data+/data- 信號(hào)進(jìn)行測(cè)試，之所以每個(gè)差分對(duì)需要兩個(gè)探頭進(jìn)行測(cè)試是因?yàn)樵?D-PHY 的信號(hào)線上HS和LP兩種模式并且這兩種模式端接方式不同，僅僅使用一個(gè)差分探頭測(cè)試無法滿足DUT工作要求。對(duì)于有多條數(shù)據(jù) Lane 的情況，可以每條 Lane 分別測(cè)試。
測(cè)試系統(tǒng)的核心是D9020DPHC MIPI 一致性測(cè)試軟件平臺(tái)，這個(gè)軟件采用圖形化的界面指導(dǎo)用戶完成測(cè)試參數(shù)的設(shè)置和連接，并自動(dòng)完成信號(hào)質(zhì)量的測(cè)試和測(cè)試報(bào)告的生成，對(duì)用戶非常的友好，能夠極大的提高測(cè)試效率。
MIPI D-PHY測(cè)試復(fù)雜，需要了解它的工作原理，涉及LP模式的測(cè)試序列、HS模式的測(cè)試序列、HS進(jìn)入、HS退出、電壓參數(shù)、時(shí)間參數(shù)等，如下內(nèi)容：
Section1 Tx 信號(hào)包括：
1）數(shù)據(jù)LP-TX信號(hào)：ULPS序列等、50pF、lane0~lane4、DUT通常是CSI-2/DSI Master
2）時(shí)鐘LP-TX：ULPS序列等、50pF、Clock lane、DUT通常是CSI-2/DSI Master
3）數(shù)據(jù)HS-TX：HS Burst序列（包括LP退出/進(jìn)入序列）、DUT是CSI-2/DSI Master、Lane0/1(ZID=100),Lane2/3(ZID:125/80)(HS-Entry測(cè)試項(xiàng))、Lane0/1/2/3(ZID:100-125-80)(HS-TX Diff Voltage\Single-Ended High Voltage\Static Common-Mode Voltage&Mismatch\tR\tF)、Lane0/1/2/3(ZID:100)(HS-TX Dynamic Common-Level Variations\HS Exit)
4）時(shí)鐘HS-TX：HS Burst序列（包括LP退出/進(jìn)入序列）、DUT是CSI-2/DSI Master、Clock(ZID:100)(HS Entry\Common-Level Variations\HS Exit\HS Clock\SSC\Period Jitter)、Clock(ZID:80/125/100)（HS-TX Diff Voltage\tR\tF）
5）時(shí)鐘/數(shù)據(jù)時(shí)序要求：HS Burst序列（包括LP退出/進(jìn)入序列）、DUT是CSI-2/DSI Master/，ZID=100
6）低功耗初始化序列/超低功耗序列/BTA要求：Init/ULPS/BTA序列、DUT是CSI-2/DSI Master&Device,50pF
下面針對(duì)其中測(cè)試參數(shù)簡(jiǎn)單舉例進(jìn)行說明：
1）數(shù)據(jù)信號(hào)LP-TX的VOH/VOL電平測(cè)試需要DUT數(shù)據(jù)lane0~lane3分別連到50pF電容負(fù)載板進(jìn)行測(cè)試，DUT要產(chǎn)生ULPS序列。如何產(chǎn)生該序列，序列有什么特點(diǎn)，參考如下，DUT需要工作在LP-Escape Mode并使能ULPS命令（‘00011110’），該模式是異步模式，采用Space-one-hot編碼，對(duì)端的時(shí)鐘信號(hào)是通過EXOR（Dp，Dn）獲取。
圖：Escape mode的LP序列
2）高速數(shù)據(jù)信號(hào)HS-TX差分電壓VOD(0)、VOD(1)是非常重要的，關(guān)系到測(cè)量時(shí)間參數(shù)的電平標(biāo)準(zhǔn)。這里選擇基于脈沖的測(cè)量方法并使用平均的數(shù)據(jù)處理算法。HS序列并沒有使用常用的編碼方式實(shí)現(xiàn)直流平衡，為保證測(cè)量一致性、重復(fù)性和數(shù)據(jù)內(nèi)容易獲取，這里選擇兩種參考碼型（‘011111’/’100000’）作為數(shù)據(jù)源先對(duì)齊再平均處理，這種連1和連0在內(nèi)容中相對(duì)典型也可以考慮電容效應(yīng)和阻抗適配效應(yīng)。測(cè)試時(shí)考慮時(shí)鐘和數(shù)據(jù)同時(shí)測(cè)量，需要對(duì)探頭進(jìn)行deskew，為保證電壓測(cè)量準(zhǔn)確，需要示波器符合儀器校準(zhǔn)要求。如果是芯片測(cè)試，那么要求lane0~3要遍歷RTB的不同負(fù)載（80/125/100）。
圖：VOD(1)測(cè)量波形
3）高速時(shí)鐘與數(shù)據(jù)時(shí)序參數(shù)Tskewcal-sync/Tskewcal。DUT工作速率超過1.5Gbps，需要支持clock/data的deskew。
這要求DUT要產(chǎn)生HS Burst Sequence，這個(gè)序列要包括LP-11/LP-01/LP-00/HS-0/同步碼/校準(zhǔn)碼/HS-TRAIL/HS-EXIT,具體序列波形如下，其中同步碼要求是16個(gè)連1，校準(zhǔn)碼要求是4096個(gè)UI（0/1交替實(shí)現(xiàn)）。
圖：HS-TX SkewCal同步和校準(zhǔn)序列
如下展示了利用示波器針對(duì)該序列（速率約2Gbps）進(jìn)行時(shí)間參數(shù)測(cè)量，其中Tskewcal-sync明顯沒有滿足典型16個(gè)1的時(shí)間要求，Tskewcal明顯沒有滿足典型4096個(gè)UI的時(shí)間要求。
圖：HS-TX Tskewcal-sync測(cè)量
圖：HS-TX Tskewcal測(cè)量
4）芯片測(cè)試有專門的測(cè)試板TVB和RTB可以輔助用戶按照標(biāo)準(zhǔn)進(jìn)行conformance。如果是移動(dòng)終端產(chǎn)品，那么測(cè)量會(huì)相對(duì)復(fù)雜，會(huì)面臨空間狹小、電磁環(huán)境復(fù)雜、負(fù)載參數(shù)與標(biāo)準(zhǔn)相比有差異等，測(cè)量參數(shù)和結(jié)果可以作為參考，全面測(cè)量通過挑戰(zhàn)很大。
MIPI D-PHY Rx測(cè)試概覽：
Rx的測(cè)試，基于高速任意波形發(fā)生器配合自動(dòng)化測(cè)試軟件完成，用M8190/95A生成特定的波形信號(hào)模擬MIPI D-PHY的Tx信號(hào)，信號(hào)經(jīng)過示波器校準(zhǔn)后，輸入DUT的Rx，在DUT內(nèi)完成測(cè)試，測(cè)試結(jié)果可以通過讀取DUT的Error Counter或通過PPI接口讀取DUT內(nèi)部數(shù)據(jù)或者觀察圖像信息等，尤其是LP-RX這取決于DUT的能力。系統(tǒng)測(cè)試框圖如下：
圖：MIPI D-PHY Rx測(cè)試框圖
前文中提到，由于MIPI D-PHY信號(hào)包括高速HS和低功率LP模式，具有不同的信號(hào)振幅、數(shù)據(jù)率和格式，HS和LP的Rx測(cè)試模式需要在不同的信號(hào)電平、數(shù)據(jù)率和格式之間進(jìn)行無縫切換。而MIPI的D-PHY CTS（Conformance Test Suite）定義了一系列不同的信號(hào)設(shè)置和校準(zhǔn)規(guī)范，用M8085DC1A可以完成自助地完成上述的校準(zhǔn)，信號(hào)生成及測(cè)試的過程，可以讓用戶在不需要深入學(xué)習(xí)CTS規(guī)范的前提下完成快速設(shè)置與測(cè)試，可極大的節(jié)省學(xué)習(xí)周期及測(cè)試時(shí)間。
M8085A軟件可以支持Debug和Conformance測(cè)試。支持LP-RX電壓/時(shí)序涉及輸入電壓高低、遲滯、最小脈寬響應(yīng)、干擾容限、競(jìng)爭(zhēng)監(jiān)控閾值；LP-Rx行為要求涉及初始化時(shí)間、喚醒時(shí)間、無效/終止序列、忽略Post-Trigger-Command Extra bits命令的Escape Mode序列、暫未支持命令的Escape Mode序列；HS-RX電壓/建立-保持時(shí)間要求涉及共模電壓容限、差分輸入高電平閾值、單端輸入高電平/低電平閾值、正弦共模干擾容忍度、建立-保持時(shí)間&抖動(dòng)容忍度；HS-RX時(shí)間參數(shù)要求等，上述這些測(cè)試項(xiàng)目通常是使用經(jīng)過校準(zhǔn)的電壓、時(shí)序等參數(shù)實(shí)現(xiàn)的測(cè)試序列HS或LP給到DUT，通過觀察DUT是否有接收錯(cuò)誤為判定標(biāo)準(zhǔn)（可以是圖像是否正?；蛘邤?shù)據(jù)是否正確）。
圖：M8085A可編輯生成HS Burst等多種格式的數(shù)據(jù)序列
圖：M8085A可產(chǎn)生CSI/DSI格式的幀
圖：M8085A可生成信號(hào)電平/抖動(dòng)/干擾/通道時(shí)延/時(shí)間參數(shù)/ISI/延時(shí)等可調(diào)序列
4 MIPI D-PHY實(shí)測(cè)難點(diǎn)
由于MIPI技術(shù)協(xié)議復(fù)雜度高，電路板集成度高等特點(diǎn)，在實(shí)測(cè)中，也有很多需要注意的點(diǎn)。我們總結(jié)了幾個(gè)平時(shí)測(cè)試中經(jīng)常需要注意的問題，希望能夠幫大家在實(shí)測(cè)中少走一些彎路，提高效率。
01. MIPI D-PHY信號(hào)測(cè)序項(xiàng)目多，復(fù)雜度高
MIPI D-PHY測(cè)試項(xiàng)較多，以Tx測(cè)試為例，總共有50多個(gè)測(cè)試項(xiàng)目，并且會(huì)隨著High-Speed Data Rate的數(shù)值大小和DUT依據(jù)規(guī)范的版本不同有所變化，測(cè)試復(fù)雜度高，雖然CTS詳細(xì)規(guī)定每個(gè)測(cè)試項(xiàng)的設(shè)置和條件，但是如果自己手動(dòng)設(shè)置的話，還是很容易出錯(cuò)。
這里推薦使用D9020DPHC MIPI 一致性測(cè)試軟件平臺(tái)，采用圖形化的界面指導(dǎo)用戶完成測(cè)試參數(shù)的設(shè)置和連接，并自動(dòng)完成信號(hào)質(zhì)量的測(cè)試和測(cè)試報(bào)告的生成，不需要對(duì)CTS規(guī)范有深入的研究，簡(jiǎn)單的幾步設(shè)置就可以完成測(cè)試與相應(yīng)報(bào)告的輸出，能夠極大的提高測(cè)試效率，50多個(gè)測(cè)試項(xiàng)目完整執(zhí)行下來只需要20~30分鐘。值得注意的是，DUT需要測(cè)試的Lane數(shù)越多，相應(yīng)的測(cè)試周期也會(huì)更長(zhǎng)。
2. MIPI板子密度高，測(cè)試點(diǎn)難以直接觸及
MIPI技術(shù)主要應(yīng)用于移動(dòng)端設(shè)備，板子集成度高，焊接點(diǎn)很小，焊接也是D-PHY測(cè)試中的一大難題，這對(duì)于工程的水平要求很高。當(dāng)焊接點(diǎn)不準(zhǔn)確以及引線太長(zhǎng)都會(huì)導(dǎo)致信號(hào)太差甚至信號(hào)出不來從而導(dǎo)致測(cè)試無法執(zhí)行，如下圖1所示，板子上的信號(hào)點(diǎn)很小。MIPI D-PHY的TX測(cè)試需要同時(shí)接入4支差分探頭（1對(duì)Data，1對(duì)Clock），前端的正極接信號(hào)，負(fù)極接地；在狹小的空間盡量多的引出測(cè)試信號(hào)，對(duì)探頭前端的體積也提出了很高的要求；這里推薦采用N5425B系列探頭前端配合116xB系列探頭放大器，在保持探頭小體積的同時(shí)提供良好的信號(hào)探測(cè)質(zhì)量，下圖2是Tx測(cè)試鏈接示意圖與實(shí)物圖。
圖1：MIPI實(shí)測(cè)探頭焊接連接圖
圖2：4支1169B探頭連接25G帶寬示波器示意與N5425B探頭前端實(shí)物
3. Tx測(cè)試時(shí)夾具的選擇
在一些利用靜態(tài)的高速串行技術(shù)（如PCI Express、SATA 等）中，通常使用測(cè)試設(shè)備輸入端口作為測(cè)量的參考終端負(fù)載來完成100歐姆差分基準(zhǔn)端接環(huán)境。但是，因?yàn)?MIPI D-PHY技術(shù)利用一個(gè)動(dòng)態(tài)的、可切換的電阻端接在接收器（省電功能），無法使用測(cè)試設(shè)備，即示波器作為參考終端，這種可切換的100 歐姆差分參考電阻終端在高速（HS）操作模式下啟用，在低功耗（LP）模式下禁用（打開終端環(huán)境）。
執(zhí)行 MIPI D-PHY 測(cè)試測(cè)量的常用方法是利用一些測(cè)試能夠處理各種所需端接負(fù)載的測(cè)量夾具選定測(cè)試的表格（高速模式或低功耗模式測(cè)試），使得在做Tx測(cè)試時(shí)，夾具的選擇至關(guān)重要。
一般來說，有兩種測(cè)試夾具類型可選，一種能夠處理所需的自動(dòng)切換終端負(fù)載另一種一次僅支持一個(gè)終端負(fù)載，用戶需要在實(shí)際測(cè)試時(shí)根據(jù)需要選擇兩種不同的夾具適配。
4. 對(duì)通道探頭延遲進(jìn)行校準(zhǔn)
MIPI總線主要應(yīng)用于智能手機(jī)和移動(dòng)設(shè)備之中，所以MIPI信號(hào)對(duì)射頻信號(hào)的干擾非常重視，通常來說EMI由所以共模噪聲引起，規(guī)范對(duì)共模噪聲有嚴(yán)格的要求，如D-PHY v2.1標(biāo)準(zhǔn)要求450MHz以上的動(dòng)態(tài)共模噪聲要小于15mVrms，要滿足這個(gè)這個(gè)指標(biāo)，除了優(yōu)化設(shè)計(jì)，還需要注意示波器本身的底噪及使用探頭時(shí)，在小垂直刻度條件下，測(cè)量噪聲盡量要??；為了得到精確共模噪聲參數(shù)，需對(duì)通道探頭延遲做校準(zhǔn)，減少因通道延遲引入的共模參數(shù)。
5. LP和HS測(cè)試組網(wǎng)
C/D-PHY采用LP和HS相結(jié)合的機(jī)制，需要注意測(cè)試組網(wǎng)的差異，對(duì)于HS信號(hào)的眼圖測(cè)試，例如C-PHY的三相編碼，時(shí)鐘恢復(fù)比較特殊，需要使用連續(xù)HS碼型進(jìn)行測(cè)試，在芯片測(cè)試中，需要通過同軸電纜直接連接到示波器，提升測(cè)量信噪比和眼圖裕度。
6. 校準(zhǔn)工模電平以獲得準(zhǔn)確幅度參數(shù)
MIPI芯片測(cè)試中HS信號(hào)如何保證絕對(duì)幅度和共模的準(zhǔn)確性，在C/D-PHY中，由于信號(hào)本身有共模點(diǎn)，對(duì)于HS信號(hào)的參數(shù)如眼圖、跳變時(shí)間等測(cè)試需要將信號(hào)通過同軸電纜直接連接到示波器測(cè)試，一般來說示波器時(shí)50ohm對(duì)地的結(jié)構(gòu)，如果直接在示波器內(nèi)測(cè)量，會(huì)導(dǎo)致共模點(diǎn)電平減少，為了保證準(zhǔn)確的共模電平及絕對(duì)幅度，需要使用N7010A端接適配器，在C/D-PHY測(cè)試軟件中，通過N7010A校準(zhǔn)，校準(zhǔn)共模電平，從而得到準(zhǔn)確幅度參數(shù)
7. Rx測(cè)試中同步AWG以生成更高速率
Rx測(cè)試中，因?yàn)樾盘?hào)的多電平特性，及需要測(cè)量eSpike等參數(shù)，為了達(dá)到未來更高速率的標(biāo)準(zhǔn)如D-PHY v3.0，測(cè)試需要使用高性能AWG，將兩個(gè)AWG同步起來產(chǎn)生達(dá)到10G符號(hào)速率的C-PHY或D-PHY信號(hào)。
來源：是德科技KEYSIGHT
原創(chuàng)：是德科技&上海ICC
免責(zé)聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題，請(qǐng)聯(lián)系小編進(jìn)行處理。
推薦閱讀：
