時(shí)間:2011.10.28 9:00am - 16:30pm.
地址:龍東商務(wù)酒店 上海市浦東新區(qū)龍東大道3000號(hào)(張江集電港)
主要內(nèi)容:
1.使用Cadence SI應(yīng)對(duì)DDRx的挑戰(zhàn)
2.Pspice在開關(guān)電源仿真中的運(yùn)用
3.Allegro在小型化(埋阻埋容)中的設(shè)計(jì)及16.5新功能介紹
4.FSP(FPGA System Planner)在PCB與FPGA聯(lián)合設(shè)計(jì)的優(yōu)越性
5.Cadence 16.5產(chǎn)品配置的調(diào)整
6.運(yùn)用Capture CIS結(jié)合企業(yè)數(shù)據(jù)庫來提高設(shè)計(jì)效率
日程:
Cadence16.5產(chǎn)品特性:
1.cadence16.5在產(chǎn)品配置上做了大幅的調(diào)整,為不同階層的用戶提供更靈活的配置解決方案。同時(shí)將Allegro的眾多功能引入OrCAD,使其功能更強(qiáng)大,同時(shí)價(jià)格更具吸引力及競爭力。
2.在產(chǎn)品功能上,cadence16.5將很多概念性及前瞻性的功能率先實(shí)現(xiàn)到設(shè)計(jì)當(dāng)中:
a)-embedded設(shè)計(jì),真正的實(shí)現(xiàn)了將的電容電阻設(shè)計(jì)到PCB板中
b)-FSP(FPGA SYSTEM PLANNER)使FPGA工程師、硬件工程師以及PCB工程師無縫整合到同一個(gè)設(shè)計(jì)流程,極大提高了team合作的設(shè)計(jì)效率,縮短了研發(fā)周期
c)-cadence創(chuàng)新性的market place,為客戶提供了豐富的cadence產(chǎn)品的二次開發(fā)資源。進(jìn)入capture startpage即可獲得
d)-最新引入IDX文件,實(shí)現(xiàn)機(jī)構(gòu)工程師與PCB工程師的協(xié)同設(shè)計(jì)
e)-在布局布線方面,進(jìn)一步改善了在特殊區(qū)域的走線效果
合作伙伴: