【導(dǎo)讀】有工程師表示遇到過(guò)，用示波器采集運(yùn)放的輸出波形時(shí)，在某一輸入電壓處，原本很完美的正弦波出現(xiàn)了一點(diǎn)失真的情況，但不知是運(yùn)放的原因還是其他外在原因。在了解工程師使用的運(yùn)放類(lèi)型之后，筆者得出結(jié)論：運(yùn)放出現(xiàn)了輸入的交越失真現(xiàn)象。

有工程師表示遇到過(guò)，用示波器采集運(yùn)放的輸出波形時(shí)，在某一輸入電壓處，原本很完美的正弦波出現(xiàn)了一點(diǎn)失真的情況，但不知是運(yùn)放的原因還是其他外在原因。在了解工程師使用的運(yùn)放類(lèi)型之后，筆者得出結(jié)論：運(yùn)放出現(xiàn)了輸入的交越失真現(xiàn)象。

大部分工程師可能對(duì)這個(gè)現(xiàn)象很陌生，甚至沒(méi)有聽(tīng)過(guò)這個(gè)名詞。本文將會(huì)系統(tǒng)且完整地介紹運(yùn)放的交越失真：它產(chǎn)生的原因、運(yùn)放的基本工藝架構(gòu)對(duì)交越失真的影響，以及針對(duì)交越失真我們?nèi)绾芜M(jìn)行改善。

運(yùn)放基于工藝的分類(lèi)

運(yùn)放基于工藝方面基本可以分為：Bipolar、JFET、CMOS三種架構(gòu)類(lèi)型，也有基于以上三種類(lèi)型衍生出來(lái)的BiFET和CMOS zero-drift架構(gòu)，每種架構(gòu)各有各的優(yōu)點(diǎn)，本章節(jié)主要是針對(duì)三種基本的架構(gòu)進(jìn)行闡述。

Bipoalr輸入架構(gòu)

圖1 ADA4806-1內(nèi)部輸入架構(gòu)

上圖（圖1）是ADA4806-1的輸入架構(gòu)，信號(hào)過(guò)來(lái)直接進(jìn)入雙極結(jié)型PNP管，這是典型的Bipolar架構(gòu)；三極管是電流控制電流型器件，驅(qū)動(dòng)能力比較強(qiáng)，速度快，耐壓高，噪聲比較小。

因?yàn)檩斎霕O只有一對(duì)PNP管，所以ADA4806-1的輸入只可以達(dá)到下軌，比如在±5V供電的情況下，輸入共模電壓-5.1V到+4V。

JFET輸入架構(gòu)

圖2 ADA4622-1內(nèi)部輸入架構(gòu)

上圖（圖2）是ADA4622-1內(nèi)部的輸入架構(gòu)，信號(hào)輸入后直接進(jìn)入一對(duì)JFET管子。FET是電壓控制電流型器件，輸入阻抗特別高，是電壓驅(qū)動(dòng)型器件，基本不需要輸入電流，輸入回路比較簡(jiǎn)單。

因?yàn)檩斎霕O只有一對(duì)JFET管，所以ADA4622-1的輸入只可以達(dá)到下軌，比如在±5V供電的情況下，輸入共模電壓-5.2V到+4V。

CMOS輸入架構(gòu)

圖3 ADA4530-1內(nèi)部輸入架構(gòu)

上圖（圖3）是ADA4530-1內(nèi)部輸入架構(gòu)，信號(hào)輸入后直接進(jìn)入一對(duì)MOSFET管子。同樣作為電壓控制型器件，MOSFET相比JFET而言，輸入阻抗更高，因此做出的運(yùn)放在失調(diào)電流以及偏置電流方面的參數(shù)更好。MOSFET對(duì)于靜電放電抵抗能力不佳，這類(lèi)器件在運(yùn)放電路中，前端通常需要添加上二極管（如上圖圖3黃框所示）進(jìn)行保護(hù)，MOSFET的溝道在表面，不像JFET在體內(nèi)，故JFET型輸入的運(yùn)放在噪聲方面性能更優(yōu)異。

上圖（圖3）ADA4530-1輸入級(jí)只有一對(duì)MOSFET管，所以輸入只能達(dá)到下軌，在單4.5V供電的情況下，輸入電壓范圍0-3V。

以上介紹運(yùn)放的三種基本架構(gòu)中，多次提到一個(gè)參數(shù)：輸入電壓范圍。這關(guān)系到運(yùn)放的一個(gè)性能：軌到軌 (Rail To Rail)，包含了輸入軌到軌以及輸出軌到軌。在實(shí)際應(yīng)用中，工程師很關(guān)心輸入電壓范圍該參數(shù)。因?yàn)楫?dāng)前很多強(qiáng)調(diào)低功耗的應(yīng)用，需要低電壓供電。比如：對(duì)于3.3V供電系統(tǒng)來(lái)說(shuō)，如果運(yùn)放輸入不能軌到軌，輸入的電壓動(dòng)態(tài)范圍會(huì)被壓縮到很低。

軌到軌運(yùn)放

所謂軌對(duì)軌 (Rail To Rail) 運(yùn)算放大器，指的是放大器輸入和輸出電壓擺幅非常接近或幾乎等于電源電壓值。

但是上面所闡述的三種架構(gòu)都沒(méi)有真正地達(dá)到軌到軌，下文會(huì)分享兩種全新的架構(gòu)，闡述如何達(dá)到軌到軌。

Bipolar軌到軌輸入架構(gòu)

圖4 ADA4099內(nèi)部輸入架構(gòu)

CMOS軌到軌輸入架構(gòu)

圖5 ADA4505內(nèi)部輸入架構(gòu)

我們不難發(fā)現(xiàn)，與前文三種不支持軌到軌的輸入架構(gòu)相比，軌到軌輸入運(yùn)放在輸入的時(shí)候額外多了一對(duì)管子，無(wú)論是三極管還是MOS管。

對(duì)于Bipolar型來(lái)說(shuō)，NPN輸入對(duì)的輸入電壓范圍后，幾乎可以擴(kuò)展至正電源軌。PNP輸入對(duì)的輸入電壓范圍后，幾乎可以擴(kuò)展至負(fù)電源軌。實(shí)際上，在兩個(gè)相對(duì)的電源方向上，Bipolar型的運(yùn)放很難絕對(duì)做到軌到軌，因?yàn)樾枰ＷC一定的裕量使三極管處于正向放大區(qū)。

對(duì)于FET型來(lái)說(shuō)，和上面Bipolar型類(lèi)似；但是FET管子的導(dǎo)通壓降很低，可以使輸入電壓范圍幾乎接近供電電壓。

運(yùn)放的交越失真

從上文的闡述可以得知：為了達(dá)到軌到軌，芯片設(shè)計(jì)工程師在設(shè)計(jì)芯片時(shí)，會(huì)采用兩對(duì)極性相反的管子。在實(shí)際工作中兩對(duì)管子交替工作，當(dāng)兩對(duì)管子切換時(shí)，會(huì)出現(xiàn)失真現(xiàn)象，我們把這個(gè)現(xiàn)象稱(chēng)為運(yùn)放的輸入交越失真。我們通過(guò)下圖（圖6）深入地了解該現(xiàn)象：

圖6 ADA4807 Vos和輸入共模電壓關(guān)系

ADA4807是一款支持軌到軌輸入輸出的高速低噪精密運(yùn)算放大器，在±5V供電的情況下，大概在4V時(shí)，我們可以看到Vos有一個(gè)階躍。這也好理解：在輸入電壓比較低的時(shí)候，使用PNP管子工作，隨著輸入電壓的增大，NPN管子開(kāi)始介入，兩種管子由于本身的特性以及制造工藝的不同導(dǎo)致了這個(gè)結(jié)果。

圖7 交越失真現(xiàn)象

上圖（ 圖7）顯示了運(yùn)放出現(xiàn)交越失真現(xiàn)象，在要求比較高的精密測(cè)量場(chǎng)合中，該交越失真現(xiàn)象是不允許的，那該如何解決這個(gè)問(wèn)題？

ADI 處理交越失真問(wèn)題的解決方案

方案一 調(diào)節(jié)三極管的靜態(tài)工作點(diǎn)

圖8 AD8027/AD8028調(diào)節(jié)靜態(tài)工作點(diǎn)

這種方式并不是從根本上改善了交越失真，而是通過(guò)外部的輸入電壓介入，改變?nèi)龢O管的靜態(tài)工作點(diǎn)，將交越失真點(diǎn)向輸入電壓正軌或者負(fù)軌進(jìn)行搬移，適用于輸入電壓不要求滿軌的情況。

方案二 內(nèi)置電荷泵預(yù)充電技術(shù)

圖9 AD8505內(nèi)置電荷泵消除交越失真

內(nèi)部電荷泵用一個(gè)高電壓，可以使輸入信號(hào)始終經(jīng)過(guò)一個(gè)差分對(duì)而不跳到另外一個(gè)。某種意義上，是從根本消除了交越失真。

圖10 電荷泵技術(shù)改善之前的Vos和Vcm關(guān)系

圖11 電荷泵技術(shù)改善之后的Vos和Vcm關(guān)系

方案三 零漂移 zero-drift架構(gòu)

圖12 ADA4528-1 Chopping+ACFB架構(gòu)

零漂移架構(gòu)，從另一個(gè)角度來(lái)解決交越失真問(wèn)題：允許有交越失真，但是可以通過(guò)電路校正。

圖13 ADA4528-1 Vos與Vcm關(guān)系

總結(jié)

工程師在進(jìn)行芯片設(shè)計(jì)時(shí)，為了實(shí)現(xiàn)低功耗，采用了低電壓供電；為了實(shí)現(xiàn)更大的輸入電壓范圍，出現(xiàn)了軌到軌設(shè)計(jì)。再到發(fā)現(xiàn)交越失真問(wèn)題并想辦法解決問(wèn)題，技術(shù)結(jié)合實(shí)際，ADI運(yùn)算放大器正是在這種發(fā)現(xiàn)問(wèn)題與解決問(wèn)題的過(guò)程中一步步發(fā)展。

通過(guò)上面的闡述，相信大家不僅明白了運(yùn)放的交越失真，對(duì)運(yùn)放的工藝制造以及芯片設(shè)計(jì)、設(shè)計(jì)過(guò)程中如何更好地選擇內(nèi)部器件也有了更深入的了解。

參考資料

ADI | 混合信號(hào)和數(shù)字信號(hào)處理IC | 亞德諾半導(dǎo)體 (analog.com)
賽爾吉?dú)W·佛朗哥《基于運(yùn)算放大器和模擬集成電路的電路設(shè)計(jì)》西安交通大學(xué)出版社
畢查德·拉扎維《模擬CMOS集成電路設(shè)計(jì)》西安交通大學(xué)出版社

免責(zé)聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問(wèn)題，請(qǐng)聯(lián)系小編進(jìn)行處理。

推薦閱讀：

嵌入式系統(tǒng)的微處理器選擇

近紅外成像：最新3D傳感技術(shù)可降低成本并簡(jiǎn)化硬件架構(gòu)

MPPT常用拓?fù)湓砼c英飛凌實(shí)現(xiàn)方法

揭秘?zé)嵩O(shè)計(jì)：集成電路設(shè)計(jì)的關(guān)鍵密碼

SEMI-e 第六屆深圳國(guó)際半導(dǎo)體展，華為 華天 長(zhǎng)電 上海華力等頭部企業(yè)6月齊聚