你的位置:首頁(yè) > 電路保護(hù) > 正文

PCB板設(shè)計(jì)時(shí)必須考慮到的防靜電ESD問(wèn)題

發(fā)布時(shí)間:2019-04-11 責(zé)任編輯:wenwei

【導(dǎo)讀】PCB板 layout對(duì)防靜電影響重大,所以必須在layout前就得考慮ESD防護(hù)問(wèn)題,而不是在板子出來(lái)后才加以修正。加TVS diode絕對(duì)是簡(jiǎn)單而實(shí)用的防ESD方式,但它還是需要在畫(huà)線路圖時(shí)就選好具體料號(hào)或封裝,并在PCB上留好位置,一旦在測(cè)試當(dāng)中沒(méi)辦法通過(guò)時(shí)就可以把它加上再測(cè),當(dāng)然,如果不加TVS也能通過(guò)那就更好了。如果沒(méi)留位置且測(cè)試通不過(guò),這是件麻煩事。TVS應(yīng)用時(shí)需要考慮layout,需要考慮泄放路徑的最短化,再好的TVS如果layout不好,它同樣沒(méi)辦法起到防ESD的作用。
 
PCB板設(shè)計(jì)時(shí)必須考慮到的防靜電ESD問(wèn)題
 
不管選擇怎樣的TVS器件,它們?cè)陔娐钒迳系牟季址浅V匾?。盡可能使用多層PCB,相對(duì)于雙層PCB而言,地平面和電源平面,以及排列緊密的信號(hào)線-地線間距能夠減少共模阻抗和感性耦合,使之達(dá)到雙面PCB的1/10和1/100。TVS布局前的導(dǎo)線長(zhǎng)度應(yīng)該減到最小,因?yàn)榭焖?0.7ns)ESD放電電流在電感性布線上感應(yīng)出很高的電壓尖峰,影響ESD保護(hù)的性能。
 
對(duì)于便攜式設(shè)備來(lái)說(shuō),各類集成電路的復(fù)雜性和精密度的提高使它們對(duì)ESD也更加敏感,以往的通用回路設(shè)計(jì)也不再適合。合理的PCB布局最重要的是要在使用TVS二極管保護(hù)ESD損害的同時(shí)避免自感。ESD設(shè)計(jì)很可能會(huì)在回路中引起寄生自感,會(huì)對(duì)回路有強(qiáng)大的電壓沖擊,導(dǎo)致超出IC的承受極限而造成損壞。負(fù)載產(chǎn)生的自感電壓與電源變化強(qiáng)度成正比,ESD沖擊的瞬變特征易于誘發(fā)高強(qiáng)自感。減小寄生自感的基本原則是盡可能縮短分流回路,必須考慮到包括接地回路、TVS和被保護(hù)線路之間的回路,以及由接口到TVS的通路等所有因素。所以,TVS器件應(yīng)與接口盡量接近(直接就近瀉放ESD 干擾,避免串入后續(xù)電路),與被保護(hù)線路盡量接近(畫(huà)版時(shí)原則上要靠近被保護(hù)的芯片),這樣才會(huì)減少自感耦合到其它鄰近線路上的機(jī)會(huì)。
 
在電路板設(shè)計(jì)中還應(yīng)注意以下幾點(diǎn):
 
1. 避免在保護(hù)線路附近走比較關(guān)鍵的信號(hào)線;
2. 盡量將接口安排在同一個(gè)邊上;
3. 避免被保護(hù)回路和未實(shí)施保護(hù)的回路并聯(lián);
4. 各類信號(hào)線及其饋線所形成的回路所環(huán)繞面積要盡量小,必要時(shí)可考慮改變信號(hào)線或接地線的位置;
5. 將接口信號(hào)線路和接地線路直接接到保護(hù)器件上,然后再進(jìn)入回路的其它部分;
6. 將復(fù)位、中斷、控制信號(hào)遠(yuǎn)離輸入/輸出口,遠(yuǎn)離PCB的邊緣;
7. 在可能的地方都加入接地點(diǎn);
8. 采用高集成度器件,二極管陣列不但可以大大節(jié)約線路板上的空間,而且減少了由于回路復(fù)雜可能誘發(fā)的寄生性線路自感的影響。 
 
 
推薦閱讀:
 
什么是功率因數(shù)?一文講透
采用分布式PLL系統(tǒng)評(píng)估相位噪聲的方法
無(wú)線電池充電器設(shè)計(jì)太繁瑣?試試感性這條路
相控微帶天線陣設(shè)計(jì)及單元功率容量計(jì)算
淺談無(wú)源互調(diào)測(cè)量技術(shù)
要采購(gòu)電池充電器么,點(diǎn)這里了解一下價(jià)格!
特別推薦
技術(shù)文章更多>>
技術(shù)白皮書(shū)下載更多>>
熱門搜索
?

關(guān)閉

?

關(guān)閉