現(xiàn)代半導體器件的規(guī)模越來越大，工作電壓越來越低，導致了半導體器件對外界電磁騷擾敏感程度也大大提高。ESD對于電路引起的干擾、對元器件、CMOS電路及接口電路造成的破壞等問題越來越引起人們的重視。電子設備的ESD也開始作為電磁兼容性測試的一項重要內(nèi)容寫入國家標準和國際標準。

 

 

1.靜電成因及其危害

 

靜電是兩種介電系數(shù)不同的物質(zhì)磨擦時，正負極性的電荷分別積累在兩個特體上而形成。當兩個物體接觸時，其中一個趨從于另一個吸引電子，因而二者會形成不同的充電電位。就人體而言，衣服與皮膚之間的磨擦發(fā)生的靜電是人體帶電的主要因之一。

 

靜電源與其它物體接觸時，依據(jù)電荷中和的機理存在著電荷流動，傳送足夠的電量以抵消電壓。在高速電量的傳送過程中，將產(chǎn)生潛在的破壞電壓、電流以及電磁場，

 

嚴重時將其中物體擊毀，這就是靜電放電。國家標準中定義：靜電放電是具有不同靜電電位的特體互相靠近或直接接觸引起的電荷轉(zhuǎn)移（GB/T4365-1995），一般用ESD表示。ESD會導致電子設備嚴重損壞或操作失常。

 

靜電對器件造成的損壞有顯性和隱性兩種。隱性損壞在當時看不出來，但器件變得更脆弱，在過壓、高溫等條件下極易損壞。

 

ESD兩種主要的破壞機制是：由ESD電流產(chǎn)生熱量導致設備的熱失效；由ESD感應出過高電壓導致絕緣擊穿。兩種破壞可能在一個設備中同時發(fā)生，例如，絕緣擊穿可能激發(fā)大的電流，這又進一步導致熱失效。

 

除容易造成電路損害外，靜電放電也極易對電子電路造成干擾。靜電放電對電子電路的干擾有二種方式。一種是傳導干擾，另一種是輻射干擾。

 

2.數(shù)碼產(chǎn)品的構(gòu)造及其ESD問題

 

現(xiàn)在各類數(shù)碼產(chǎn)品的功能越來越強大，而電路板卻越來越小，集成度越來越高。并都或多或少的裝有部分接口用于人機交互，這樣就存在著人體靜電放電的ESD問題。一般數(shù)碼產(chǎn)品中需要進行ESD防護的部位有：USB接口、HDMI接口、IEEE1394接口、天線接口、VGA接口、DVI接口、按鍵電路、SIM卡、耳機及其他各類數(shù)據(jù)傳輸接口。

 

ESD可能會造成產(chǎn)品工作異常、死機，甚至損壞并引發(fā)其他的安全問題。所以在產(chǎn)品上市之前，國內(nèi)或國外檢測部門都要求進行ESD和其它浪涌沖擊的測試。其中接觸放電需要達到±8kV，空氣放電需要達到±15kV，這就對ESD的設計提出了較高的要求。

 

3.數(shù)碼產(chǎn)品中ESD問題解決與防護

 

3.1 產(chǎn)品的結(jié)構(gòu)設計

 

如果將釋放的靜電看成是洪水的話，那么主要的解決方法與治水類似，就是“堵”和“疏”。如果我們設計的產(chǎn)品有一個理想的殼體是密不透風的，靜電也就無從而入，當然不會有靜電問題了。但實際的殼體在合蓋處常有縫隙，而且許多還有金屬的裝飾片，所以一定要加以注意。

 

其一，用“堵”的方法。盡量增加殼體的厚離，即增加外殼到電路板之間的距離，或者通過一些等效方法增加殼體氣隙的距離，這樣可以避免或者大大減少ESD的能量強度。

 

通過結(jié)構(gòu)的改進，可以增大外殼到內(nèi)部電路之間氣隙的距離從而使ESD的能量大大減弱。根據(jù)經(jīng)驗，8kV的ESD在經(jīng)過4mm的距離后能量一般衰減為零。

 

其二，用“疏”的方法，可以用EMI油漆噴涂在殼體的內(nèi)側(cè)。EMI油漆是導電的，可以看成是一個金屬的屏蔽層，這樣可以將靜電導在殼體上；再將殼體與PCB（Printed Circuit Board）的地連接，將靜電從地導走。這樣處理的方法除了可以防止靜電，還能有效抑制EMI的干擾。如果有足夠的空間，還可以用一個金屬屏蔽罩將其中的電路保護起來，金屬屏蔽罩再連接PCB的GND。

 

總之，ESD設計殼體上需要注意很多地方，首先是盡量不讓ESD進入殼體內(nèi)部，最大限度地減弱其進入殼體的能量。對于進入殼體內(nèi)部的ESD盡量將其從GND導走，不要讓其危害電路的其它部分。殼體上的金屬裝飾物使用時一定要小心，因為很可能帶來意想不到的結(jié)果，需要特別注意。

 

3.2 產(chǎn)品的PCB設計

 

現(xiàn)在產(chǎn)品的PCB（Printed Circuit Board）都是高密度板，通常為4層板。隨著密度的增加，趨勢是使用6層板，其設計一直都需要考慮性能與面積的平衡。一方面，越大的空間可以有更多的空間擺放元器件，同時，走線的線寬和線距越寬，對于EMI、音頻、ESD等各方面性能都有好處。另一方面，數(shù)碼產(chǎn)品設計的小巧又是趨勢與需要。所以，設計時需要找到平衡點。就ESD問題而言，設計上需要注意的地方很多，尤其是關(guān)于GND布線的設計以及線距，很有講究。有些產(chǎn)品中ESD存在很大的問題，一直找不到原因，通過反復研究與實驗，發(fā)現(xiàn)是PCB設計中的出現(xiàn)的問題。

 

為此，這里總結(jié)了PCB設計中應該注意的要點：

 

(1)PCB板邊（包括通孔Via邊界）與其它布線之間的距離應大于0.3mm；

 

(2)PCB的板邊最好全部用GND走線包圍；

 

(3)GND與其它布線之間的距離保持在0.2mm～0.3mm；

 

(4)Vbat與其它布線之間的距離保持在0.2mm～0.3mm;

 

(5)重要的線如Reset、Clock等與其它布線之間的距離應大于0.3mm;

 

(6)大功率的線與其它布線之間的距離保持在0.2mm～0.3mm；

 

(7)不同層的GND之間應有盡可能多的通孔（VIa）相連；

 

(8)在最后的鋪地時應盡量避免尖角，有尖角應盡量使其平滑。

 

3.3 產(chǎn)品的電路設計

 

在殼體和PCB的設計中，對ESD問題加以注意之后，ESD還會不可避免地進入到產(chǎn)品的內(nèi)部電路中，尤其是以下一些端口：USB接口、HDMI接口、IEEE1394接口、天線接口、VGA接口、DVI接口、按鍵電路、SIM卡、耳機及其他各類數(shù)據(jù)傳輸接口，這些端口很可能將人體的靜電引入內(nèi)部電路中。所以，需要在這些端口中使用ESD防護器件。

 

以往主要使用的靜電防護器件是壓敏電阻和TVS器件，但這些器件普遍的缺點是響應速度太慢，放電電壓不夠精確，極間電容大，壽命短，電性能會因多次使用而變差。所以目前行業(yè)中普遍使用專業(yè)的“靜電抑制器”來取代以往的靜電防護器件 。“靜電抑制器”是專業(yè)解決靜電問題的產(chǎn)品，其內(nèi)部構(gòu)造和工作原理比其他產(chǎn)品更具科學性和專業(yè)性。它由Polymer高分子材料制成，內(nèi)部菱形分子以規(guī)則離散狀排列，當靜電電壓超過該器件的觸發(fā)電壓時，內(nèi)部分子迅速產(chǎn)生尖端對尖端的放電，將靜電在瞬間泄放到地。它最大特點是反應速度快（0.5ns～1ns）、非常低的極間電容（0.05pf～3pf），很小的漏電流（1μA），非常適合各種接口的防護。

 

因為靜電抑制器具有體積小（0603、0402）、無極性、反應速度快等諸多優(yōu)點，現(xiàn)在的設計中使用靜電抑制器作為防護器件的比例越來越多，

 

在使用時應注意以下幾點：

 

1、將該器件盡量放置在需要保護的端口附近；

 

2、到GND的連線盡可能短;

 

3、所接GND的面積盡可能大。

 

ESD 的問題是眾多重要問題之一。在不同的電子設備中有不同的方式來避免對電路的危害。由于現(xiàn)在的數(shù)碼產(chǎn)品體積小、密度大，在 ESD 的防護上有獨到的特點。通過大量的靜電測試實驗證明，采用本文的設計方法處理，將一個原本± 2kV 放電就會死機的產(chǎn)品加以保護和改進，在± 8kV 的靜電放電情況下依然可以穩(wěn)定工作，起到了很好的靜電防護效果。隨著電子設備使用的日益廣泛， ESD 設計是每一個結(jié)構(gòu)設計工程師和電子設計工程師需要重點關(guān)心的問題，通過不斷總結(jié)與學習， ESD 問題將不再是一個難題！

 

 

推薦閱讀：