【導(dǎo)讀】移動(dòng)設(shè)備的設(shè)計(jì)復(fù)雜，集成了越來越多的輸入輸出I/O互連。電流密度越高，晶體管尺寸越小，有限空間的芯片保護(hù)，都使電子元器件對靜電放電(ESD)等瞬態(tài)電氣過應(yīng)力事件敏感性越強(qiáng)。減少瞬態(tài)事件，有助于防止設(shè)備的數(shù)據(jù)損壞，提升可靠性。
ESD 基礎(chǔ)
ESD事件是兩個(gè)具有不同靜電電位的物體經(jīng)由接觸或者電離空氣放電或火花放電而進(jìn)行能量轉(zhuǎn)移而引起。材料類型、接觸面積、分離速度、相對濕度和其它因素均影響了摩擦充電生成的電荷量。一旦電荷在材料上生成，便成為“靜電”電荷，該電荷可從材料上轉(zhuǎn)移，導(dǎo)致ESD事件。
靜電的主要來源大多是絕緣裝置，通常是合成材料(比如乙烯基或塑料工作表面、絕緣鞋、經(jīng)涂層整理的木椅子、膠帶、泡沫包裝和帶有未接地針腳的烙鐵)。
圖1所示為典型的ESD特性曲線，為了模擬接觸放電事件，ESD生成器施加一個(gè)ESD脈沖到測試設(shè)備上。這項(xiàng)測試的特性是短上升時(shí)間和低于100ns的短脈沖持續(xù)時(shí)間，表明這是低能量靜態(tài)脈沖。由于這些來源的靜電并非早已分布在其表面或者傳導(dǎo)到其它對象，因此有可能產(chǎn)生極高水平的電壓。
圖1. ESD生成器模擬的典型 8KV ESD脈沖
最常見的ESD來源包括：
●帶電的人體 – 人體可能由于行走或其它動(dòng)作而帶電，如果來自人體的放電是經(jīng)由一個(gè)金屬物件如工具，那么造成的ESD損壞便會(huì)特別嚴(yán)重。
●拖過地毯的電纜 – 如果一個(gè)帶電的電纜插入一個(gè)具有任何電荷來源的傳導(dǎo)觸點(diǎn)，便可能生成一個(gè)ESD瞬態(tài)。
●搬運(yùn)聚乙烯袋 –當(dāng)一個(gè)電子設(shè)備滑動(dòng)進(jìn)入或離開包或管道，便可能生成靜電電荷，這是因?yàn)樵O(shè)備的外殼和/或金屬引線與容器的表面發(fā)生了多次接觸和分離。
ESD事件與電子設(shè)備運(yùn)作的環(huán)境有關(guān)，瞬態(tài)環(huán)境變化很大，汽車系統(tǒng)、機(jī)載或艦載設(shè)備、太空系統(tǒng)、工業(yè)設(shè)備或消費(fèi)產(chǎn)品之間的差異很大。
頻繁地使用移動(dòng)設(shè)備，使得用戶很可能在連接或斷開電纜期間接觸I/O連接器針腳。在正常運(yùn)作條件下，觸摸暴露的端口或接口可能導(dǎo)致超過30 kV的放電電壓。
小尺寸半導(dǎo)體器件可能因過多的電壓、高電流水平或二者的結(jié)合而損壞，高電壓水平可能引起柵極氧化層擊穿，而過多的電流可能引起結(jié)點(diǎn)故障和金屬化跡線熔化。
[page]
用于高速I/O接口的ESD保護(hù)
隨著 IC制造商已經(jīng)實(shí)現(xiàn)更高頻率的 I/O互連，他們繼續(xù)減小晶體管、互連產(chǎn)品，以及器件中二氧化硅(SiO2)絕緣層的最小尺寸，這導(dǎo)致在較低能量水平上發(fā)生擊穿損壞的可能性越來越大，而且使得ESD保護(hù)成為一個(gè)主要的設(shè)計(jì)考慮事項(xiàng)。
根據(jù)IEC61000-4-2國際標(biāo)準(zhǔn)，大多數(shù)電子設(shè)備必需滿足最小8 kV接觸放電電壓或15 kV空氣放電電壓要求，然而，許多半導(dǎo)體器件不可耐受這種電氣應(yīng)力水平，有可能永久損壞。為了提高它們的可靠性，必需在系統(tǒng)中設(shè)計(jì)采用附加的芯片外保護(hù)電路。
用于高速I/O接口的ESD保護(hù)設(shè)計(jì)有兩個(gè)主要的考慮因素：
● 用于高速I/O接口的ESD保護(hù)電路必需足夠穩(wěn)健，要能夠有效地保護(hù)內(nèi)部電路的薄柵極氧化層避免ESD應(yīng)力的損壞
● 必需最大限度地減小可引起電路性能高速退化的ESD保護(hù)器件寄生效應(yīng)
業(yè)界朝分立元件小型化的趨勢方興未艾，常常給設(shè)計(jì)人員帶來困難，耗時(shí)的工程樣品構(gòu)建和返工難題，以及制造工藝控制問題。
ChipSESD保護(hù)器件
TE Connectivity的ChipSESD器件可以滿足高速I/O應(yīng)用的必備要求，還有助于緩減組件和制造難題。如圖2所示，ChipSESD器件可以用于將可能有害的電荷轉(zhuǎn)換離開敏感電路，并且?guī)椭Ｗo(hù)系統(tǒng)避免故障。
圖2. ChipSESD器件幫助保護(hù)敏感電路避免ESD損壞
ChipSESD器件結(jié)合了有源硅器件和傳統(tǒng)的表面安裝技術(shù)(SMT)無源封裝配置的優(yōu)勢，與傳統(tǒng)的半導(dǎo)體封裝ESD器件相比，它們可以更方便地安裝和返工。
ChipSESD 器件在8x20μs浪涌下具有2A浪涌額定電流和10kV額定接觸放電電壓。該器件的低泄漏電流(最大值1.0μA)可以減少功耗，而且快速響應(yīng)時(shí)間(<1ns)可以幫助設(shè)備通過IEC61000-4-2的 level 4測試。ChipSESD 器件具有4.0pF (0201封裝) 和4.5pF (0402 封裝) 輸入電容，適用于廣泛的移動(dòng)設(shè)備應(yīng)用。
除了小外形尺寸(0201和0402尺寸)，ChipSESD器件的雙向運(yùn)作亦便于貼裝在印刷電路板上，而沒有方向限制，并且可以省去極性檢測。無源封裝允許器件安裝在PCB上之后進(jìn)行簡便的焊接檢測，有別于在器件底部使用焊盤的傳統(tǒng)ESD二極管封裝。
結(jié)語
從工廠車間至用戶家中，電子設(shè)備隨時(shí)隨地都可能會(huì)遭受靜電損壞。ESD瞬態(tài)現(xiàn)象可能破壞設(shè)備的運(yùn)作，或者導(dǎo)致潛在的損壞。小外形尺寸的低電容 ChipESD 器件為這些問題提供了簡單的高成本效益解決方案。
相關(guān)閱讀：
問題盤點(diǎn)：智能手機(jī)EMI測試中ESD靜電放電
切勿紙上談兵！實(shí)踐操作ESD/EMI保護(hù)設(shè)計(jì)
網(wǎng)友分享：精準(zhǔn)設(shè)計(jì)CMOS電路中ESD保護(hù)的“不二法門”
